半导体集成电路 第三代双倍数据速率同步动态随机存储器DDR3 SDRAM 测试方法 GBT 36474-2018.pdf

GB/T36474-2018半导体集成电路第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)测试方法1范围本标准规定了半导体集成电路第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)功能验证和电参数测试的方法。本标准适用于半导体集成电路领域中第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)功能验证和电参数测试。2规范性引用文件下列文件对于本文件的应用是必不可少的。凡是注日期的引用文件，仅注日期的版本适用于本文件。凡是不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。GB/T17574一1998半导体器件集成电路第2部分：数字集成电路3术语和定义下列术语和定义适用于本文件3.1被测器件device under test:DUT测试过程中的被测对象。3.2自动测试系统automatic test equipment;ATE集成化的集成电路测试专用系统。自动测试系统配有多路电源，数字测试通道及专用的测试软件开发环境。3.3工程评估板evaluation board:EVB用于功能验证的测试用工程评估板。工程评估板支持处理器基本功能和扩展功能，配备输入输出端口，并留有必要的测试接口。3.4双倍数据速率double data rate:DDR在每个时钟周期内进行两次数据传输的架构，分别在时钟上升沿和下降沿传输数据。3.5同步动态随机存储器synchronous dynamic random access memory;SDRAM以时钟为数据同步基准，需要连续的刷新存储数据，并随机指定存储地址的存储器。1