软件设计师考试考点突破、案例分析、实战练习一本通.pdf

15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年02月18日考点突破本书简介下一节第 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年10月18日数据的表示第1章 计算机硬件基础知识根据考试大纲，本章要求考生掌握以下几个方面的知识点。（1）数据的表示：数制及其转换、原码、反码、补码、移码、浮点数、溢出、算术运算、逻辑运算、校验码。（2）计算机系统的组成、体系结构分类及特性：CPU、存储器的组成、性能和基本工作原理、常用I/O设备、通信设备的性能及基本工作原理、I/O接口的功能、类型和特性、CISC/RISC、流水线操作、多处理机、并行处理。（3）存储系统：虚拟存储器基本工作原理、多级存储体系、RAID类型和特性。（4）可靠性与系统性能评测基础知识：诊断与容错、系统可靠性分析评价、校验方法、计算机系统性能评测方法。1.1 考点突破从历年的考试情况来看，本章的考点主要集中以下方面。在数据的表示中，主要考浮点数运算、溢出、算术、逻辑运算。在计算机系统的组成与体系结构中，主要考查计算机体系结构分类、指令系统基础、CISC与RISC、流水线操作的相关内容。在存储系统中，主要考查Cache存储器。在可靠性与系统性能评测基础知识中，主要考查系统可靠性分析和校验方法。版权方授权希赛网发布，侵权必究1.1.2 数据的表示数据的表示部分包含了数据转换、原码、反码、补码、移码以及浮点运算知识。其中难点是浮点计算。1.数制转换（1）R进制数转换成十进制数R进制数转换成十进制数通常使用按权展开法。具体操作方式为：将R进制数的每一位数值用Rk形式表示，即幂的底数是R,指数为k,k与该位和小数点之间的距离有关。当该位位于小数点左边，k值是该位和小数点之间数码的个数，而当该位位于小数点右边，k值是负值，其绝对值是该位和小数点之间数码的个数加1.15-7-10考点突破_希赛网 余 0247 1223 1211 125 122 01 1将所得的余数从低位到高位排列（1011110）2就是94的二进制数。（3）二进制数与八进制数、十六进制数之间的转换?二进制转八进制：将每3个二进制数转换为八进制数；?二进制转十六进制数：将每4个二进制数转换为八进制数；?八进制转二进制：将每个八进制数转换为3位二进制数；?十六进制转二进制：将每个十六进制数转换为4位二进制数。上面的转换都是以小数点作为计算数码个数的起点。八进制数和十六进制数转换可先转换为二进制数，然后再转换为目标进制。2.原码、反码、补码、移码在计算机中，数据编码方式可以有多种，最为常见的有原码、反码、补码、移码。一个正数的原码、补码、反码是相同的，负数则不同。（1）原码将最高位用做符号位（0表示正数，1表示负数），其余各位代表数值本身的绝对值的表示形式。这种方式是最容易理解的。例如，+1 的原码是0000 0001,1 的原码是1000 0001.但是直接使用原码在计算时却会有麻烦，比如（1）10+（1）10=0,如果直接使用原码则：（0000 0001）2+（1000 0001）2=（1000 0010）2这样计算的结果是2,也就是说，使用原码直接参与计算可能会出现错误的结果。所以，原码的符号位不能直接参与计算，必须和其它位分开，这样会增加硬件的开销和复杂性。（2）反码正数的反码与原码相同。负数的反码符号位为1,其余各位为该数绝对值的原码按位取反。这个取反的过程使得这种编码称为反码.例如，1的反码：1111 1110.同样对上面的加法，使用反码的结果是：（0000 0001）2+（1111 1110）2=（1111 1111）2这样的结果是负0,而在人们普遍的观念中，0是不分正负的。反码的符号位可以直接参与计算，而且减法也可以转换为加法计算。15-7-10考点突破_希赛网 1110+1=1111 1111。再次做加法是这样的：（0000 0001）2+（1111 1111）2=（0000 0000）2直接使用补码进行计算的结果是正确的。对一个补码表示的数，要计算其原码，只要对它再次求补，可得该数的原码。由于补码能使符号位与有效值部分一起参加运算，从而简化运算规则，同时它也使减法运算转换为加法运算，进一步简化计算机中运算器的电路，这使得在大部分计算机系统中，数据都使用补码表示。（3）移码移码是对补码的符号位取反得到的一种编码。移码只用于表示浮点数的阶码，所以只用于整数。例如，-1的移码为：0111 1111.3.浮点数计算在数学中，要表示一个很大的数时，我们常常使用一种称为科学计数法的方式：N=M*Re其中M称为尾数，e是指数，R为基数。浮点数就是使用这种方法来表示大范围的数，其中指数一般是2,8,16.而且对于特定机器而言，指数是固定不变的，所以在浮点数中指数并不出现。从这个表达式可以看出：浮点数表示的精读取决于尾数的宽度，范围取决于基数的大小和指数的宽度。浮点数的运算主要有三个步骤：对阶、尾数计数、结果格式化。（1）对阶首先计算两个数的指数差，把指数小的向指数大的对齐，并将尾数右移指数差的位数，这样两个浮点数就完成了对阶的操作。可以看出，对阶的过程可能使得指数小的浮点数失去一些有效位。如果两个浮点数阶数相差很大，大于指数小的浮点数的尾数宽度，那么对阶后那个浮点数的尾数就变成了0,即当做机器零处理了。（2）尾数计算对阶完成后，两个浮点数尾数就如同定点数，计算过程同定点数计算。（3）结果格式化尾数计算后，可能会产生溢出，此时将尾数右移，同时指数加1,如果指数加1后发生了溢出，则表示两个浮点数的运算发生了溢出。如果尾数计算没有溢出，则尾数不断左移，同时指数减1,直到尾数为格式化数。如果这个过程中，指数小于机器能表达的最小数，则将结果置机器零,这种情况称为下溢。版权方授权希赛网发布，侵权必究15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年10月18日计算机系统的组成与体系结构1.1.3 计算机系统的组成与体系结构在计算机系统的组成与体系结构中，计算机体系结构分类、指令系统基础、CISC与RISC、流水线操作等内容是最为重要的，下面将详细介绍这几个方面的知识。1.计算机体系结构分类计算机体系结构分类有多种方式，其中最为常见的是：Flynn分类法与冯氏分类法。而考试中主要考查的是Flynn分类法。Flynn分类法是根据指令流、数据流和多倍性三方面来进行分类的，如表1-3所示。表1-3 Flynn分类法2.计算机的硬件组成计算机硬件系统由运算器、控制器、存储器、输入设备和输出设备五大部件组成。其中运算器和控制器组成中央处理器（CPU）。运算器负责完成算术、逻辑运算功能，通常由ALU（算术/逻辑单元）、寄存器、多路转换器、数据总线组成；控制器则负责依次访问程序指令，进行指令译码，并协调其他设备，通常由程序计数器（PC）、指令寄存器、指令译码器、状态/条件寄存器、时序发生器、微操作信号发生器组成。3.指令系统基础在计算机中，CPU都会定义出自己特定的指令系统，不过都遵循着统一的标准格式。指令的基本格式是由操作码和地址码两个部分组成的。操作码指出该指令要完成什么操作，地址码则是提供原始的数据。指令系统中定义操作码的方式可以分为规整型（定长编码）和非规整型（变长编码）两种，如表1-4所示。表1-4 指令系统操作码定义分类方法比较表而在指令系统中用来确定如何提供操作数或提供操作数地址的方式称为寻址方式和编址方式。操作数可以存放在CPU中的寄存器（用寄存器名操作）、主存储器（指出存储单元地址）、堆栈（先进后出的存储机制，用栈顶指针SP来标出其当前位置）、外存储器或外围设备中。不过在运算时，数据均在主存储器中，操作数可以采用以下几种寻址方式：15-7-10考点突破_希赛网 S=（E）=（D）（4）间接寻址方式间接寻址的情况下，指令地址字段中的形式地址D不是操作数的真正地址，而是操作数地址的指示器，D单元的内容才是操作数的有效地址。如果把直接寻址和间接寻址结合起来，指令有如下形式：寻址特征位I=0,表示直接寻址，这时有效地址E=D;I=1,表示间接寻址，这时有效地址E=（D）。间接寻址方式是早期计算机中经常采用的方式，但由于两次访问内存，影响指令执行速度，现在已不大使用。（5）寄存器寻址方式和寄存器间接寻址方式当操作数不放在内存中，而是放在CPU的通用寄存器中时，可采用寄存器寻址方式。此时指令中给出的操作数地址不是内存的地址单元号，而是通用寄存器的编号。这也就是题目中所说的操作数在寄存器中的寻址方式.寄存器间接寻址方式与寄存器寻址方式的区别在于：指令格式中的寄存器内容不是操作数，而是操作数的地址，该地址指明的操作数在内存中。这也就是题目中所说的操作数的地址在寄存器中的寻址方式.（6）相对寻址方式相对寻址是把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址。程序计数器的内容就是当前指令的地址。相对寻址，就是相对于当前的指令地址而言的。采用相对寻址方式的好处是程序员无须用指令的绝对地址编程，所编程序可以放在内存任何地方。此时形式地址D通常称为偏移量，其值可正可负，相对于当前指令地址进行浮动。（7）基址寻址方式基址寻址方式是将CPU中基址寄存器的内容加上指令格式中的形式地址而形成操作数的有效地15-7-10考点突破_希赛网 x CPI x T.RISC正是通过简化指令的途径使计算机结构更合理，减少指令执行周期数，提高运算速度。虽然RISC编译后产生的机器指令数（I）增多了，但指令所需的周期数（CPI）和每个周期的时间（T）都可以减少。它与CISC可谓各有特色，如表1-5所示。表1-5 指令系统操作码定义分类方法比较表典型的RISC处理器包括：DEC的Alpha 21164、IBM的Power PC620、HP的PA-8000、SGIMIPS分部的TS、Sun的Ultra SPARC.目前RISC处理器技术的发展方向是采用并行处理技术（包括超级流水线、超级标量、超长指令字）大幅度提高运算速度。5.流水线流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的，它们可同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度。指令流水线是将指令执行分成几个子过程，每一个子过程对应一个工位，我们称为流水级或流水节拍，这个工位在计算机里就是可以重叠工作的功能部件，称为流水部件。如图1-2所示，IF,ID,EX,WD分别是流水线的流水部件。图1-2 几个部件组成的流水线流水线要求所有的流水级部件必须在相同的时间内完成各自的子过程。在流水线中，指令流动一步便是一个机器周期，机器周期的长度必须由最慢的流水级部件处理子过程所需的时间来决定。那么我们为什么要提出流水线这个概念，以及流水线是如何提高系统吞吐量的呢？下面我们来看几个图，概念自然就清楚了。图1-3是一个非流水线结构系统执行指令时空图。15-7-10考点突破_希赛网 非流水线结构系统执行指令时空图我们从图1-3中可以看到，任意一个系统时间都有大量的设备处于空闲状态，如第一个时间段有ID,EX,WB空闲，则第二个时间段有IF,EX,WB空闲。我们再来看采用了流水线结构的时空图1-4.图1-4 流水线结构指令时空图显然，采用流水线可以大大提升系统资源的利用率，以及整个系统的吞吐量。在考试中，流水线方面的考题主要考查两个知识点：计算流水线执行时间和分析影响流水线的因素。（1）计算流水线执行时间假定有某种类型的任务，共可分成N个子任务，执行每个子任务需要时间t,则完成该任务所需的时间即为Nt.若以传统的方式，则完成k个任务所需的时间是kNt;而使用流水线技术执行，花费的时间是Nt+（k-1）t.也就是说，除了第一个任务需要完整的时间外，其他都通过并行，节省下了大量的时间，只需一个子任务的单位时间就够了。另外要注意的是，如果每个子任务所需的时间不同，则其速度取决于其执行顺序中最慢的那个（也就是流水线周期值等于最慢的那个指令周期），要根据实际情况进行调整。例如：若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是取指2ns,分析2ns,执行1ns.那么，最长的是2ns,因此100条指令全部执行完毕需要的时间就是：（2ns+2ns+1ns）+（100-1）x 2ns=203ns.另外，还应该掌握几个关键的术语：流水线的吞吐率（等于任务数/完成时间），加速比（不采用流水线的执行时间/采用流水线的执行时间）。（2）影响流水性的主要因素如图1-4所示，流水线的关键在于重叠执行,因此如果这个条件不能够满足，流水线就会被破坏。这种破坏主要来自两种情况：转移指令：因为前面的转移指令还没有完成，流水线无法确定下一条指令的地址，因此也就无法向流水线中添加这条指令。从这里的分析可以看出，无条件跳转指令是不会影响流水线的。共享资源访问的冲突：也就是后一条指令需要使用的数据，与前一条指令发生的冲突，或者相邻的指令使用了相同的寄存器，这也会使得流水线失败。响应中断：当有中断请求时，流水线也会停止。对于这种情况有两种响应方式，一种是立即停止-精确断点法，能够立即响应中断；另一种是流水线中的指令继续执行，不再新增指令到流水线-不精确断点法。15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年10月18日存储系统版权方授权希赛网发布，侵权必究1.1.4 存储系统在整个计算机系统中，存储系统的地位非常重要，在本书中，有多个章节涉及存储相关内容。本章主要描述存储系统中与硬件相关的部分，而在操作系统章节将描述存储调度相关内容。1.Cache由于在CPU与存储系统间存在着数据传送带宽的限制，因此在其中设置了Cache（高速缓冲存储器，通常速度比内存快），以提高整体效率。但由于其成本更高，因此Cache的容量要比内存小得多。（1）Cache原理、命中率、失效率使用Cache改善系统性能的主要依据是程序的局部性原理（2.1.3节对该概念进行了详细说明）。通俗地说，就是一段时间内，执行的语句常集中于某个局部。而Cache正式将访问集中的内容放在速度更快的Cache上，以提高性能。引入Cache后，CPU在需要数据时，先找Cache,如果没有再找内存。如果Cache的访问命中率为h（通常1-h就是Cache的失效率），而Cache的访问周期时间是t1，主存储器的访问周期时间是t2，则整个系统的平均访存时间就应该是：t3=h*t1+(1-h)*t2从公式可以看出，系统的平均访存时间与命中率有着很密切的关系。灵活地应用这个公式，可以计算出所有情况下的平均访存时间。例如：设某流水线计算机主存的读/写时间为100ns,有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns,取指令的命中率为98%,取数的命中率为95%.在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为多少？其实这是应用该公式的简单数学题：（2%*100ns+98%*10ns）+1/5 x（5%*100ns+95%*10ns）=14.7ns（2）Cache存储器的映射机制15-7-10考点突破_希赛网 Cache映射规则图解CPU发生访存请求时，会先让Cache判断是否包括，如果命中（即包括请求的内容）就直接使用。这个判断的过程就是Cache地址映射，这个速度应该尽可能快，常见的映射方法有直接映射、全相联映射和组相联映射三种，其原理如图1-5所示。直接映射：是一种多对一的映射关系，但一个主存块只能够复制到Cache的一个特定位置上去。Cache的行号i和主存的块号j有函数关系：i=j%m（其中m为Cache总行数）。例如：某Cache容量为16KB（可用14位表示），每行的大小为16B（可用4位表示），则说明其可分为1024行（可用10位表示）。则主存地址的最低四位为Cache的行内地址，中间10位为Cache行号。如果内存地址为1234E8F8H的话，那么最后四位就是1000（对应16进制数的最后一位），而中间10位，则应从E8F（111010001111）中获取，得到1010001111。相联映射：将主存中一个块的地址与块的内容一起存于Cache的行中。速度更快，但控制复杂。组相联映射：是前两种方式的折中方案。它将Cache中的块再分成组。然后通过直接映射方式决定组号，再通过相联映射的方式决定Cache中的块号。要注意的是，在Cache映射中，主存和Cache存储器将均分成容量相同的块。例如：容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为多少位？主存区号为多少位？这样的题目，首先根据主存与Cache块的容量需一致，因此内存也是128个字，因此共有12*4096个字，即219（27+212）个字，因此主存地址需要19位；而内存所需要分为4096/64块，即26,因此主存区号需要6位。（3）Cache淘汰算法当Cache数据已满，并且出现未命中情况时，就是淘汰一些老的数据，更新一些新的数据。而选择淘汰什么数据的方法就是淘汰算法，常见的方法有三种：随机淘汰、先进先出（FIFO）淘汰（淘汰最早调入Cache的数据）、最近最少使用（LRU）淘汰法。其中平均命中率最高的是LRU算法。（4）Cache存储器的写操作15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年10月18日可靠性与系统性能评测在使用Cache时，需要保证其数据与主存一致，因此在写Cache时就需要考虑与主存间的同步问题，通常使用以下三种方法：写直达（写Cache时，同时写主存）、写回（写Cache时不马上写主存，而是等其淘汰时回写）、标记法。2.主存（内存）（1）主存储器的种类RAM:随机存储器，可读写，断电后数据无法保存，只能暂存数据。SRAM:静态随机存储器，在不断电时信息能够一直保持。DRAM:动态随机存储器，需要定时刷新以维持信息不丢失。ROM:只读存储器，出厂前用掩膜技术写入，常用于存放BIOS和微程序控制。PROM:可编程ROM,只能够一次写入，需用特殊电子设备进行写入。EPROM:可擦除的PROM,用紫外线照射1520分钟可擦去所有信息，可写入多次。E2PROM:电可擦除ERPOM,可以写入，但速度慢。闪速存储器：现在U盘使用的种类，可以快速写入。记忆时，抓住几个关键英文字母。A,即Access,说明读写都行；O,即Only,说明只读；P,即Programmable,说明可通过特殊电子设备写入；E,即Erasable,说明可擦写；E平方说明是两个E,第二个E是电子。（2）主存储器的组成实际的存储器总是由一片或多片存储器配以控制电路构成的（如图1-6所示）。其容量为WxB,W是存储单元（word,即字）的数量，B表示每个word由多少bit（位）组成。如果某一芯片规格为w?b,则组成W?B的存储器需要用（W/w）x（B/b）个芯片。图1-6 主存储器组成示意图（3）主存储器的地址编码主存储器（内存）采用的是随机存取方式，需对每个数据块进行编码，而在主存储器中数据块是以word来标识的，即每个字一个地址，通常采用的是16进制表示。例如，按字节编址，地址从A4000H到CBFFFH,则表示有（CBFFF-A4000）+1个字节，28000H个，也就是163840个字节，等于160KB.要注意的是，编址的基础可以是字节，也可以是字（字是由1个或多个字节组成的），要算地址位数，首先应计算要编址的字或字节数，然后求2的对数即可得到。版权方授权希赛网发布，侵权必究15-7-10考点突破_希赛网 可靠性与系统性能评测可靠性计算在软件设计师考试中出现频度较高，出题方式也较为单一，主要是计算，是一个很好得分的知识点，而系统性能评测要求了解一组概念，本节将详细介绍这部分内容。1.可靠性计算可靠性计算主要涉及三种系统，即串联系统、并联系统和冗余系统，其中串联系统和并联系统的可靠性计算都非常简单，只要了解其概念，公式很容易记住。冗余系统要复杂一些，有些学员常常搞不清楚。（1）串联系统假设一个系统由n个子系统组成，当且仅当所有的子系统都能正常工作时，系统才能正常工作，这种系统称为串联系统，如图1-7所示。图1-7 串联系统设系统各个子系统的可靠性分别用表示，则系统的可靠性:如果系统的各个子系统的失效率分别用来表示，则系统的失效率:（2）并联系统假如一个系统由n个子系统组成，只要有一个子系统能够正常工作，系统就能正常工作，如图1-8所示。图1-8 并联系统设系统各个子系统的可靠性分别用表示，则系统的可靠性。假如所有子系统的失效率均为l,则系统的失效率为u:在并联系统中只有一个子系统是真正需要的，其余n-1个子系统都被称为冗余子系统。该系统随着冗余子系统数量的增加，其平均无故障时间也会增加。（3）模冗余系统m模冗余系统由m个（m=2n+1为奇数）相同的子系统和一个表决器组成，经过表决器表决后，m个子系统中占多数相同结果的输出可作为系统的输出，如图1-9所示。图1-9 模冗余系统15-7-10考点突破_希赛网 填入原始信息然后根据以下公式填充校验位1、2、4、8:Bit 1=B3 B5 B7 B9 B11 B13=1 0 1 0 1 0=1Bit 2=B3 B6 B7 B10 B11=1 1 1 1 1=1Bit 4=B5 B6 B7 B12 B13=0 1 1 0 0=0Bit 8=B9 B10 B11 B12 B13=0 1 1 0 0=0（注：?指的是异或运算；Bn代表位数）然后将结果填入，得到：图1-11 完成计算而如果给出一个加入了校验码的信息，并说明有一位错误，要找出，则可以采用基本相同的方法，假如给出的是：图1-12 有一位错误可根据以下公式计算：Bit 1=B1 B3 B5 B7 B9 B11 B13=1 1 0 1 0 0 0=1Bit 2=B2 B3 B6 B7 B10 B11=1 1 1 1 1 0=1Bit 4=B4 B5 B6 B7 B12 B13=0 0 1 1 0 0=0Bit 8=B8 B9 B10 B11 B12 B13=0 0 1 0 0 0=1然后从高位往下写，得到1101,即十进制的11,因此出错的位数为第11位。而剩下的问题就是这15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年02月18日典型试题分析个公式如何来的？首先计算校验码时，1、2、4、8位都是空的，因此在公式的左边；当进行校验时，1、2、4、8位都已经有值，因此要参与计算。而这些值是根据右表得到的，也就是生成B1、B2、B4、B8四个公式，而公式中要参与计算的位，是在表格中出现1的那个位。要说明的是，右边的表格，就是对数据位的二进制描述。由于海明码距在计算和纠错过程中，计算都过于复杂，无法很容易地使用硬件实现，因此在实际的应用中并不是应用得很广泛。（3）CRC校验码由于CRC的实现原理十分易于用硬件实现，因此被广泛地应用于计算机网络上的差错控制。而CRC的考察点主要有两个：计算CRC校验码；验算一个加了CRC校验的码是否有错误。计算CRC校验码要计算CRC校验码，需根据CRC生成多项式进行。例如：原始报文为11001010101,其生成多项式为：x4+x3+x+1.在计算时，是在原始报文的后面若干个0（等于校验码的位数，而生成多项式的最高幂次就是校验位的位数，即使用该生成多项式产生的校验码为4位）作为被除数，除以生成多项式所对应的二进制数（根据其幂次的值决定，得到11011,因为生成多项式中除了没有x2之外，其他位都有）。然后使用模2除，得到的商就是校验码。图1-13 计算CRC校验码然后将0011添加到原始报文的后面就是结果：110010101010011。检查信息码是否有CRC错误要想检查信息码是否出现了CRC错误的计算很简单，只需用待检查的信息码做被除数，除以生成多项式，如果能够整除就说明没有错误，否则就是出错了。另外要注意的是，当CRC检查出现错误时，它是不会进行纠错的，通常是让信息的发送方重发一遍。版权方授权希赛网发布，侵权必究15-7-10考点突破_希赛网 典型试题分析试题1利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于（1）计算机。（1）A.单指令流单数据流（SISD）B.多指令流单数据流（MISD）C.单指令流多数据流（SIMD）D.多指令流多数据流（MIMD）试题分析本题考查计算机组成与体系结构的Flynn分类法，是常考的知识点。关于Flynn分类法请参看表1-3.题中是利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，事实上是采用了多处理机。试题答案（1）D试题2阵列处理机属于（2）计算机。（2）A.SISD B.SIMDC.MISDD.MIMD试题分析本题考查计算机组成与体系结构的Flynn分类法，是常考的知识点。关于Flynn分类法请参看表1-3.根据阵列机的定义，它将大量重复设置的处理单元互连构成阵列，在单一控制部件的控制下，向各处理单元分配各自的数据，以达到并行执行同一条指令的目的。因此，阵列处理机是单指令流多数据流（SIMD）计算机。试题答案（2）B试题3每一条指令都可以分解为取指、分析和执行三步。已知取指时间t取指=5Dt,分析时间t分析=2Dt,执行时间t执行=5Dt.如果按顺序方式从头到尾执行完500条指令需（3）Dt.如果按照执行k、分析k+1、取指k+2重叠的流水线方式执行指令，从头到尾执行完500条指令需（4）Dt.（3）A.5590B.5595C.6000D.6007（4）A.2492B.2500C.2510D.2515试题分析按顺序方式执行指令，每条指令从取指到执行共耗时12Dt,所以500条指令共耗时：12?500=6000Dt.采用流水线方式时，系统在同一时刻可以进行第k条指令的取指，第k+1条指令的分析，第k+2条指令的执行，所以效率大大提高了。采用流水线的执行示意图如图1-14所示。平时大家看到的都是这样的示意图，但是平时我们看到的图都是笼统的。这里把所有周期都定为统一长度，这样流水线的总时间为：（n+2）x周期。如此题中为：（500+2）x5=2510.但我们平时用的流水线计算公式是：第一条指令顺序执行时间+（指令条数-1）？周期这个公式15-7-10考点突破_希赛网 流水线执行示意图一图1-15 流水线执行示意图二对于此题而言，关键在于指令的分析时间，周期是5D,而实际完成分析只需要2D时间，所以正常运行时空图应如图1-15所示，其中黑色块是分析的真实发生时间。所以采用流水线的耗时为：5+2+5x（500-1）+5=2507.题目是按图1-14来计算的，计算结果为2510.试题答案（3）C （4）C试题4若内存按字节编址，用存储容量为32K?8比特的存储器芯片构成地址编号为A0000HDFFFFH的内存空间，则至少需要（5）片。（5）A.4 B.6 C.8 D.10试题分析此题的解题思路是先计算出地址编号为A0000HDFFFFH的内存空间大小，然后用空间大小除以芯片容量，得到芯片数量。在这个操作过程中，运算单位及数制的一致性特别需要注意，在进行运算之前，一定得把单位转化成相同的。下面是具体运算过程。DFFFFH-A0000H+1=40000H,转化为十进制为218.由于内存是按字节编址，所以空间大小应为28KB,即256KB,32K?8比特的芯片即32K?1字节的芯片，所以256KB/32KB=8.所以正确答案为C.试题答案（5）C试题5某计算机指令字长为16位，指令有双操作数、单操作数和无操作数3种格式，每个操作数字段均用6位二进制数表示，该指令系统共有m条（m16）双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出 （6）条单操作数指令。（6）A.26 B.（24-m）x 26 -1C.（24-m）x26 D.（24-m）x（26-1）15-7-10考点突破_希赛网 26-1条单操作数指令。减去1的原因是存在无操作数指令,至少留下一个用来扩展成无操作数指令。例如，设计出了3条双操作数指令，操作码分别为0000、0001、0011,那么剩余的0100、0101、0110、1110、1111共13个可以作为单操作数指令操作码的一部分。由于能扩展6位，那么这13个中每一个都可以再扩展出26个，如0100可扩展成 0100 000000、0100 000001、0100000010、0100 111111.试题答案（6）B试题6（7）不属于计算机控制器中的部件。（7）A.指令寄存器 IR B.程序计数器 PCC.算术逻辑单元 ALU D.程序状态字寄存器 PSW试题分析控制器是分析和执行指令的部件，也是统一指挥和控制计算机各个部件按时序协调操作的部件。控制器的组成包含如下部分：程序计数器PC;指令寄存器IR;指令译码器；时序部件；程序状态字寄存器PSW;中断机构。故C答案的算术逻辑单元ALU不属于控制器，是运算器。试题答案（7）C试题7下面的描述中，（8）不是 RISC 设计应遵循的设计原则。（8）A.指令条数应少一些B.寻址方式尽可能少C.采用变长指令，功能复杂的指令长度长而简单指令长度短D.设计尽可能多的通用寄存器试题分析RISC（精简指令系统计算机）的设计原则有：（1）只使用频度高的及最有用的指令，一般为几十条指令；（2）指令格式简单化、规格化；（3）每条指令在一个机器周期内完成；（4）只有存数和取数指令访问存储器；（5）以最简单、有效的方式支持高级语言。15-7-10考点突破_希赛网 （9）.（9）A.响应时间越短，作业吞吐量越小 B.响应时间越短，作业吞吐量越大C.响应时间越长，作业吞吐量越大 D.响应时间不会影响作业吞吐量试题分析系统响应时间是指用户发出完整请求到系统完成任务给出响应的时间间隔。作业吞吐量是指单位时间内系统完成的任务量。若一个给定系统持续地收到用户提交的任务请求，则系统的响应时间将对作业吞吐量造成一定影响。若每个任务的响应时间越短，则系统的空闲资源越多，整个系统在单位时间内完成的任务量将越大；反之，若响应时间越长，则系统的空闲资源越少，整个系统在单位时间内完成的任务量将越小。试题答案（9）B试题9在指令系统的各种寻址方式中，获取操作数最快的方式是（10）.若操作数的地址包含在指令中，则属于（11）方式。（10）A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址（11）A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址试题分析此题考查的是考生对操作数几种基本寻址方式的理解。关于基本寻址方式的描述，请参看1.1.3 计算机系统的组成与体系结构的指令系统基础内容。试题答案（10）B（11）A试题10下面关于校验方法的叙述，（12）是正确的。（12）A.采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正B.采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正C.采用海明校验，校验码的长度和位置可随机设定D.采用CRC校验，需要将校验码分散开并插入数据的指定位置中试题分析本题考查基本校验码，题目中提到的3种校验方式都是需要考生掌握的。其先进度排名为：奇偶校验 CRC校验 海明校验。奇偶校验码是在源信息码的基础上添加一个校验位，使整个信息位呈奇性或偶性。这种校验码只能根据收到的信息奇偶性判断信息在传输中是否产生了1位错误，同时不能判断具体是哪一位出了错。CRC校验即循环冗余码校验（Cyclical Redundancy Check），它是利用除法及余数的原理来15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年02月18日实战练习题做错误侦测（Error Detecting）的。实际应用时，发送装置计算出CRC值并随数据一同发送给接收装置，接收装置对收到的数据重新计算CRC并与收到的CRC相比较，若两个CRC值不同，则说明数据通信出现错误。海明校验是由Richard Hamming于1950年提出、目前还被广泛采用的一种很有效的校验方法，它只要增加少数几个校验位，就可以发现码距-1位的错误，可以纠正码距/2位的错误。因此如果要能够纠正n位错误，则所需最小的码距应该是2n+1;如果要纠正1位错误，则最小码距为3.有了以上的知识基础，问题就非常容易解决了，接下来逐个分析备选答案中存在的概念错误。A.采用奇偶校验可检测数据传输过程中出现一位数据错误的位置并加以纠正,奇偶校验码只能检测一位的错误，不能确定错误的位置，更无法对错误进行纠正，描述错误。B.采用海明校验可检测数据传输过程中出现一位数据错误的位置并加以纠正,海明码能发现错误位置并予以改正，描述正确。C.采用海明校验，校验码的长度和位置可随机设定,海明码的编码过程有严格要求，对于信息位与校验位的放置也是有约定的，不能随机设定，描述错误。D.采用CRC校验，需要将校验码分散开并插入数据的指定位置中,CRC码的校验位都是置于编码的最后部分（最右端），描述错误。故正确答案为：B.试题答案（12）B版权方授权希赛网发布，侵权必究1.3 实战练习题 某指令流水线由5段组成，各段所需要的时间如图1-16所示。图1-16 流水线各段时间示意图连续输入10条指令时的吞吐率为（1）.（1）A.10/70Dt B.10/49Dt C.10/35Dt D.10/30Dt 设指令由取指、分析、执行3个子部件完成，每个子部件的工作周期均为Dt.采用常规标量单流水线处理机，若连续执行10条指令，则共需时间（2）Dt.（2）A.8 B.10 C.12 D.14 在 CPU 与主存之间设置高速缓冲存储器 Cache,其目的是为了（3）.（3）A.扩大主存的存储容量 B.提高 CPU 对主存的访问效率C.既扩大主存容量又提高存取速度 D.提高外存储器的速度 若内存地址区间为4000H43FFH,每个存储单元可存储16位二进制数，该内存区域用4片存储15-7-10考点突破_希赛网 1 章：计算机硬件基础知识作者：希赛教育软考学院 来源：希赛网 2014年02月18日练习题解析器芯片构成，则构成该内存所用的存储器芯片的容量是（4）.（4）A.51216bit B.2568bit C.25616bit D.10248bit Cache用于存放主存数据的部分拷贝，主存单元地址与Cache单元地址之间的转换工作由（5）完成。（5）A.硬件 B.软件 C.用户 D.程序员 计算机中常采用原码、反码、补码和移码表示数据，其中，0 编码相同的是（6）.（6）A.原码和补码 B.反码和补码C.补码和移码 D.原码和移码 计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x的阶码大于y的阶码，则应将（7）.（7）A.x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术左移B.x的阶码缩小至与y的阶码相同，且使x的尾数部分进行算术右移C.y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术左移D.y的阶码扩大至与x的阶码相同，且使y的尾数部分进行算术右移 在CPU中，（8）可用于传送和暂存用户数据，为ALU执行算术逻辑运算提供工作区。（8）A.程序计数器 B.累加寄存器 C.程序状态寄存器 D.地址寄存器（9）是指按内容访问的存储器。（9）A.虚拟存储器 B.相联存储器C.高速缓存（Cache）D.随机访问存储器 以下关于CISC（Complex Instruction Set Computer,复杂指令集计算机）和RISC（ReducedInstruction Set Computer,精简指令集计算机）的叙述中，错误的是（10）.（10）A.在CISC中，其复杂指令都采用硬布线逻辑来执行B.采用CISC技术的CPU,其芯片设计复杂度更高C.在