微电子器件（4-8）.ppt

4.8 体硅MOSFET 的发展方向,MOSFET 的发展方向主要是沟道长度的不断缩短，目前已经缩短到小于 0.1 m。这种发展趋势可以用 摩尔定律 来描述：MOS 集成电路的集成度每 18 个月翻一番，最小线宽每 6 年下降一半。目前预测的最小极限尺寸是 25 nm，尽管这种对极限尺寸的预测也在不断下调。,MOSFET 的发展过程，就是在不断缩短沟道长度的同时，尽量设法消除或削弱短沟道效应的过程。,4.8.1 按比例缩小的 MOSFET,1、恒场按比例缩小法则,为了消除或削弱短沟道效应，除了采用一些特殊的结构外，在 VLSI 中，主要采用按比例缩小法则。,设 K 为缩小因子，K 1。恒场按比例缩小法则要求,这时器件及集成电路的性能发生如下改变：,2、恒场按比例缩小法则的局限性,(1)亚阈区摆幅 S 不变会使亚阈电流相对增大，对动态存储器特别不利。,(2)某些电压参数不能按比例缩小，例如 Vbi 和 2FB 等。,(3)表面反型层厚度 b 不能按比例缩小。可以将反型层看作一个极板间距为 b 且与 COX 相串联的电容，使总的有效栅电容偏离反比于 TOX 的关系而逐渐饱和。,(5)电源电压不能完全按比例缩小。,(4)寄生电阻的限制。,3、其它按比例缩小法则,(1)修正的恒场按比例缩小法则,(2),(3)恒亚阈电流缩小法则,(4)恒压按比例缩小法则,4.8.2 双扩散 MOSFET,(1)沟道长度由两次反型扩散的结深之差决定。可以使沟道长度制作得又短又精确。,特点：,(2)在沟道和漏区之间插入一个 N 漂移区，可以减小寄生电容 Cgd，提高漏源击穿电压，减小沟道长度调制效应，防止漏源穿通，抑制衬底电流和热电子效应等。,4.8.3 深亚微米 MOSFET,1、量子效应的影响,对于深亚微米 MOSFET，根据按比例缩小法则，必须采用重掺杂衬底和薄栅技术。这样能带在表面的弯曲将形成足够窄的势阱，使反型层中的载流子在界面处 量子化。计算表明，量子效应使反型层电子浓度的峰值离开界面。可以将该现象等效为栅氧化层厚度的增加，从而导致漏极电流的衰退。,2、多晶硅耗尽效应,MOS 集成电路中都采用硅栅技术。当硅栅中靠氧化层一侧的部分多晶硅发生耗尽时，这层耗尽层就起到了绝缘层的作用，再次增加了有效栅氧化层厚度。,多晶硅耗尽不仅使有效栅电容下降，还将使阈值电压上升，漏源电流降低。,在多晶硅中求解的一维泊松方程，并根据多晶硅与氧化层边界满足高斯定律来推导多晶硅耗尽层的电压降P。,多晶硅耗尽区的电压降与多晶珪掺杂浓度成反比，与氧化层厚度平方成反比。多晶硅耗尽效应成为栅氧化层不断减薄的重要限制。为了避免多晶硅出现耗尽层的影响，可以采用 难熔金属 或 难熔金属硅化物 作为栅电极材料。,考虑多晶硅耗尽后的阈值电压为,3、速度过冲效应,在电子的输运过程中，如果不能发生足够的散射，就会导致电子被加速到超过饱和漂移速度的速度，这种现象称为 速度过冲效应。速度过冲效应将使电子的平均速度超过饱和漂移速度，从而使 MOSFET 的漏极电流和跨导增大。,理论计算表明，随着 MOSFET 尺寸的缩小，速度过冲效应将会变得很重要。,4.8.4 应变硅 MOSFET,应变硅技术是使NMOS器件沟道内产生拉伸应力以提高电子迁移率；对PMOS器件沟道产生压缩应力，提高空穴迁移率。,集成电路特征尺寸不断按比例缩小，使得MOS器件表面有效电场强度不断增大，载流子迁移率持续下降。，.,应变沟道器件载流子迁移率提高主要源于两个因素：载流子有效质量的降低和谷间声子散射率的降低。,4.8.5 高K栅介质及金属栅 MOSFET,器件尺寸进入到亚0.1 微米尺度范围内时，如果仍然采用SiO2作为栅绝缘介质层，其厚度将小于3nm。由于直接隧穿电流随介质层厚度的减小而呈指数性增加，栅与沟道间的直接隧穿将变得非常显著。,解决办法是采用高介电常数的新型绝缘介质材料(简称高K材料)来替代SiO2制作MOSFET栅介质。采用高K材料以后，在保持相同的单位面积栅电容，从而保证对沟道有相同控制的条件下，栅绝缘介质介电常数的增加将使栅介质层的物理厚度TK增大，直接隧穿电流将大大减小。,对于高介电常数栅介质，常用等效栅氧化层厚度 EOT（Equivalent Oxide Thickness）作为衡量标准，并与高介电常数栅介质的实际物理厚度相区别。EOT定义为：高介电常数栅介质和纯SiO2栅介质达到相同的栅电容时的纯SiO2栅介质的厚度。,对栅电极而言，随着尺寸缩小，传统的多晶硅栅电极由于材料电阻率高，且存在多晶硅耗尽等原因，已不再适用于亚100nm的MOS器件，必须采用合适金属来取代。为了满足合适的阈值电压，针对PMOS和NMOS可以采用两种不同功函数的金属分别制作栅电极，也可以采用单一金属电极，通过工艺条件来对功函数进行调制，以分别满足PMOS和NMOS的要求。,