Verilog基本电路设计指导书绝密请输入文档编号深圳市华为技术有限公司研究管理部文档中心文档编号版本密级1.0内部公开资源类别：HDL语言共56页Verilog基本电路设计指导书(仅供内部使用)拟制：VerilogGroup日期：2000/04/04批准：日期：yyyy/mm/dd批准：日期：yyyy/mm/dd深圳市华为技术有限公司版权所有不得复制2001/02/28版权所有，侵权必究第1页，共56页Verilog基本电路设计指导书绝密请输入文档编号修订记录日期修订版本描述作者2000/04/041.00初稿完成VerilogGroup2001/02/281.01修订，主要增加三态和一些电路图苏文彪2001/02/28版权所有，侵权必究第2页，共56页Verilog基本电路设计指导书绝密请输入文档编号目录1前言52典型电路的设计52.1全加器的设计62.2数据通路62.2.1四选一的多路选择器62.2.2译码器72.2.3优先编码器82.3计数器92.4算术操作102.5逻辑操作102.6移位操作112.7时序器件122.7.1上升沿触发的触发器122.7.2带异步复位、上升沿触发的触发器122.7.3带异步置位、上升沿触发的触发器132.7.4带异步复位和置位、上升沿触发的触发器142.7.5带同步复位、上升沿触发的触发器152.7.6带同步置位、上升沿触发的触发器162.7.7带异步复位和时钟使能、上升沿触发的触发器162.7.8D-Latch（锁存器）172.8ALU182.9有限状态机（FSM）的设计202.9.1概述202.9.2One-hot编码232.9.3Binary编码262.10三态总线302.10.1三态buffer302.10.2双向I/Obuffer313常用电路设计313.1CRC校验码产生器的设计313.1.1概述313.1.2CRC校验码产生器的分析与硬件实现323.1.3并行CRC-16校验码产生器的VerilogHDL编码333.1.4串行CRC-16校验码产生器的VerilogHDL编码353.2随机数产生电路设计373.2.1概述372001/02/28版权所有，侵权必究第3页，共56页Verilog基本电路设计指导书绝密请输入文档编号3.2.2伪随机序列发生器的硬件实现373.2.38位伪随机序列发生器的VerilogHDL编码383.3双端口RAM仿真模型403.4同步FIFO的设计413.4.1功能描述413.4.2设计代码413.5异步FIFO设计443.5.1概述443.5.2设计代码442001/02/28版权所有，侵权必究第4页，共56页Verilog基本电路设计指导书绝密请输入文档编号Verilog基本电路设计指导书关键词：电路、摘要：本文列举了大量的基本电路的VerilogHDL代码，使初学者能够迅速熟悉基本的HDL建模；同时也列举了一些常用电路的代码，作为设计者的指导。缩略语清单：对本文所用缩略语进行说明，要求提供每个缩略语的英文全名和中文解释。参考资料清单：请在...
