一种折叠式共源共栅运算放大器的准确设计方法_王嘉奇.pdf

2023 年第 36 卷第 3 期Electronic Sci.Tech./Mar.15，2023h t t p s:/j o u r n a l.x i d i a n.e d u.c n收稿日期:2021-09-13基金项目:国家自然科学基金(60672013)National Natural Science Foundation of China(60672013)作者简介:王嘉奇(1994 )，男，硕士研究生。研究方向:模拟集成电路设计。吕高崇(1996 )，女，硕士研究生。研究方向:模拟集成电路设计。郭裕顺(1965 )，男，教授。研究方向:电路与系统。一种折叠式共源共栅运算放大器的准确设计方法王嘉奇，吕高崇，郭裕顺(杭州电子科技大学 电子信息学院，浙江 杭州 310018)摘要传统折叠式共源共栅放大器的人工设计流程只能得到近似的设计结果，优化方法获得的结果较好，但需耗费大量计算。文中针对这类放大器，给出了一种准确设计方法。通过 SPICE 仿真弥补传统设计流程各性能指标解析近似产生的误差，同时采用基于 BSIM 模型的器件尺寸计算，反复执行这一设计流程，消除了传统设计过程存在的误差，得到准确的设计结果。文中所提方法相较于传统人工方法更精确，避免了设计时的反复调试;与优化方法相比，虽仍要通过一个迭代过程，但因收敛较快，故计算量较小。文中以 0 18 m 与 90 nm 实际工艺库下的电路设计为例，给出了仿真设计结果，证明了所提方法的正确性与有效性。关键词模拟 IC 设计;运算放大器;模拟设计自动化;电路优化设计;器件尺寸;BSIM 模型;共源共栅放大器;迭代设计方法中图分类号TN402文献标识码A文章编号1007 7820(2023)03 050 06doi:10.16180/ki.issn1007 7820.2023.03.008An Accurate Design Approach for the Folded Cascode Operational AmplifierWANG Jiaqi，L Gaochong，GUO Yushun(School of Electronics and Information Engineering，Hangzhou Dianzi University，Hangzhou 310018，China)AbstractThe results obtained from the traditional design procedure of the folded cascode amplifier are inaccu-rate The optimization method can produce fairly accurate design results，but consumes large amount of computationsThis study presents an accurate design method for this kind of amplifier Through SPICE simulation，the errorscaused by the analysis and approximation of various performance indicators in the traditional design process are com-pensated At the same time，The device size calculation based on the BSIM model is adopted，and this designprocess is repeatedly executed，which gradually eliminates the errors existing in the traditional design process and ob-tains accurate design results Compared with the traditional manual method，the proposed method is more accurateand avoids repeated debugging during design When compared with the optimization method，although the proposeddesign still needs to go through an iterative process，the calculation amount is smaller due to the faster convergenceThe circuit design under the actual process library of 0 18 m and 90 nm is taken as an example，and the simulationexperiments proves the correctness and effectiveness of the proposed methodKeywordsanalog IC design;operational amplifier;analog design automation;circuit optimization;device siz-ing;BSIM model;cascode amplifier;iterated design运算放大器是各种模拟与混合信号系统的基本单元。它通常先根据一个顺序执行的设计流程得到初始设计，然后在电路仿真器的支持下对晶体管尺寸进行反复调整，直至满足用户要求。初始设计流程一般是基于一组解析近似方程导出的计算式1 3。对于现代短沟道器件电路，这样的设计方程存在较大近似误差，故所得电路性能参数将偏离指标要求，导致用户不得不在初始设计基础上进行反复调整。该过程过度依赖于设计者的经验，若经验不足，则可能耗费大量时间甚至失败。另一种方法是采用基于优化的设计技术，但是为保证精度，必须嵌入一个电路仿真器，导致计算量增加，而且最终结果在很大程度上取决于初始值的位置与优化算法的收敛性能。文献 4针对经典的 CMOS(Complementary MetalOxide Semicanductor)两级运算放大器提出了一种准确设计方法，仅通过少量迭代，就可使电路性能指标准确达到设计要求。与基于优化的设计方法不同，该方法弥补了传统人工设计过程中的误差，通过对该流程的迭代执行实现的。在整个设计过程中，电路的性能计算通过 SPICE(Simulation Program with Integrated Cir-05王嘉奇，等:一种折叠式共源共栅运算放大器的准确设计方法Electronic Science and Technologyh t t p s:/j o u r n a l.x i d i a n.e d u.c ncuit Emphocis)仿真，MOS 管器件尺寸则通过 BSIM(Berkeley Short channel IGFET Model)等精确模型确定，因此可消除人工设计方法中存在的误差。本文将这种方法用于折叠式运放的设计，取得了良好的效果。1传统设计方法常用的折叠式运算放大器电路结构如图 1 所示。图 1 折叠式共源共栅运算放大器电路结构图Figure 1 Schematic of folded cascode operational amplifier根据对小信号等效电路的分析，其主要性能指标可表达为以下计算式5 6。增益(Av)为Av=gm1(gds1+gds5)gds7gm7+gds11gds9gm9(1)相位裕度(Phase Margin，PM)为m=2 tan1upnd(2)其中，pnd为次极点pnd=gm7Cgs7+Ce=gm7Cgs7(1+Ce/Cgs7)(3)Ce=Cdtot1+Cdtot5+Csb7(4)单位增益带宽(Unity Gain Bandwidth，UGB)为u=gm1/CL(5)大信号压摆率(Slew ate，S)如式(6)所示。S=Ids3/CL(6)根据上述性能指标，传统人工设计流程如表1 56 所示。式(1)式(6)及表中各符号的意义与文献中相同。此设计方法依次计算每个晶体管尺寸的过程，其主要依据是 UGB、S 指标、输入共模信号范围与输出摆幅。Vinc，max=VDD Vov4+VTn(7)Vinc，min=Vgs1+Vov3+VSS(8)Vout，max=VDD Vov5 Vov7(9)Vout，min=Vov9+Vov11+VSS(10)第 1 步由摆率确定偏置电流;第 2 步由 UGB 决定的 gm1与电流确定 M1，2管的长宽比;第 3 5 步由M5 M11管的过驱动电压确定各自的长宽比，其中假定 M4，5与 M6，7，M8，9与 M10，11的过驱动电压相同。最大输入共模信号与输出摆幅都与 M4，5的过驱动电压有关，因此应取其较小值7。表 1 折叠式共源共栅运算放大器设计流程Table 1 Folded cascode OTA design procedure步骤计算1Id3=S CL，Id1，2=12Id32gm1=uCL，WL()1，2=gm1()2pCox(2Id1)3WL()4，5=2Id3pCoxVov5()2，WL()6，7=2Id2pCoxVov7()2，Vov5=Vov7=12VDD Vout，max()4WL()3=2Id3nCoxVov3()2，Vov3=Vinc，min VSS Vgs15WL()8，9，10，11=2Id3nCoxVov9()2，Vov9=Vout，minVSS2对于现代短沟道器件电路，这一设计过程产生的误差主要来自两个方面:(1)确定长宽比时采用平方律MOS模型产生的误差;(2)各性能指标表达式，例如式(5)、式(6)由简化等效电路得出，忽略了各种寄生元件，因此会产生误差。为消除设计流程中的误差，在确定长宽时必须采用精 确 的 MOS 模 型，例 如 使 用 BSIM3/4、PSP 或EKV8。设基于这些模型的 Ids电流方程是Ids=fW，L，Vgs，Vds，Vbs()(11)准确宽度 W 的计算应通过 f 的反函数来计算W=f1Ids，L，Vgs，Vds，Vbs()(12)这可通过数值方法来实现，例如构建数值反函数模型，或通过牛顿迭代法求解非线性方程Wk+1=WkIds(Wk)IdsIdsW(Wk)(13)式中，Ids(W)是由 f 表示的电流。其次，必须通过电路仿真计算获得电路性能指标。准确的电路性能一般与电路所有参数有关，例如对该电路，准确的 UGB、S 可表达为u=ugm1，CL，()(14)S=SIds3，CL，()(15)其中，省略号表示电路中其余参数。但采用这样的计算后，将无法再如表 1 中的设计流程逐个计算 MOS 管尺寸。式(11)中的电压 Vds和 Vbs在设计完成前是未知的;如式(14)、式(15)所示的UGB、S 等指标的精确表达式与电路中所有参数有15Electronic Science and Technology王嘉奇，等:一种折叠式共源共栅运算放大器的准确设计方法h t t p s:/j o u r n a l.x i d i a n.e d u.c n关，因此无法单独通过 gm1和 Ids3确定 M1的尺寸。2精确设计方法设计时要将所有误差因素均考虑在内，性能指标与设计参数之间的关系将是一个复杂的非线性方程组。表 1 的设计流程实际是采取了一些近似操作，在忽略了 MOS 模型与性能指标计算时的高阶效应后，使这个方程成为顺序可解。但采用了精确 MOS 管模型与性能计算方法并考虑忽略的误差后，不同设计参数之间便相互耦合，使表 1 各步骤尺寸参数的顺序计算(即方程的顺序求解)变得不可能9。为了在考虑误差的同时又避免复