www·ele169·com|45信息工程0引言在日常生活中由于静电现象无处不在，时时刻刻对电子电路产品产生严重威胁和可能的破坏，所以ESD保护是每一个电子产品必不可少的部分，虽然目前的半导体集成电路内部均设计了ESD保护单元，但是只能抵抗一部分能量较低的ESD静电破坏，大部分的抗ESD静电破坏的任务还需要交给专门的ESD保护器件来完成。ESD保护器件主要安放在电子产品PCB印制板的端口处，比如电源端的输入和输出端口、执行器的驱动电路的输出端口、传感器的输入端口，以及数据通讯的连接端口等。针对不同的连接端口和其传输信号的特点，需要选取不同的ESD保护器件或者组合，来进行ESD静电防护。为了满足USB接口等高速数据通讯端口的抗静电保护需要，设计一款双通道抗静电保护电路。电路原理图见图1所示，电路提供两个静电保护端口D+和D-，图中T1为普通TVS管，虽然抗静电效果好，但是其结电容比较大，一般在十几pF到几十pF之间，严重影响被保护器件的通讯速度，在这里我们采用串并联低电容二极管的方式解决这个问题，也就是图中的二极管D1和D2，这两个二极管的结电容设计值一般在0.5pF以下。D1提供反向静电泄放通道，D2和静电击穿后的T1串联提供正向静电泄放通道。这样端口电容可以降低到1pF以下，既保证提供良好的抗静电效果，又不会影响被保护器件的高速数据通讯功能。另外，为了减小封装时芯片硅铝丝到管脚的寄生电容，电路采用SOT-23塑料封装。1性能指标电路主要技术指标主要有三个，如下：（1）IO端口电流：≤0.5μA；（2）IO端口电容：≤1pF；（3）IO端口击穿电压：≥6V。2电路功能设计IO端口D+、D-是高速通讯端口，在抗静电设计时必须考虑既能满足抗静电要求，又不能影响数据传输速度，一个单独的TVS管无法做到既兼顾低的击穿电压又满足1pF左右的低结电容，所以采用TVS二极管T1与小的结电容二极管D1和D2串并联的方式来实现。我们称之为低电容TVS结构，如图2所示。整个结构的总电容CJ就等于D2和T1的串联电容，再与D1的并联。计算公式如下：2111221DTJDDDDTCCCCCCCC×=+≈++(1)由于电容CD2和CD1都很小，CT1要比两者大一个数量级，所以总电容CJ由D1，D2决定，约等于D1和D2结电容之和。在图1中，两个IO端口采用相同的结构设计，但是共用一个TVS二极管，整个结构形成了端口对端口，端口对地的正反向静电泄放通道，以实现对端口的抗静电保护。实际上我们可以扩展出更多的IO保护端口，以适应不同电路的需求，比如图3所示的具有8个IO保护端口的抗静电保...
