14ELECTRONICENGINEERING&PRODUCTWORLD2023.7$电子产品世界Design设计应用&Application嵌入式设计基于FPGA的8K分屏器设计FPGAbased8Ksplitterdesign付玉红（康佳集团股份有限公司，深圳518000）摘要：设计了一款8k分屏器，主控采用FPGA芯片，支持一路HDMI2.1、8k、60Hz信号输入；支持4路HDMI2.0、4k、60Hz信号输出；分屏器支持将输入的8k信号进行“田”字型切片处理，输出4路4k信号，这4路4K信号的画面拼接起来就是1幅完整的8k画面。关键词：8K分屏器；1进4出；HDMI2.1；FPGA目前主流的LED主控最大只能支持4k、60Hz信号输入,但是目前8kLED大屏技术已经成熟,且已经慢慢进入商用。如图1所示,8kLED大屏的主控一般由4台4k主控拼接而成,但是前端8K信号源目前已普遍采用HDMI2.1接口单线传输8K信号,为了满足8kLED大屏显示系统需要,8K分屏器应运而生。8k分屏器可以将8k信号按“田”字型分割成4路4k信号输出,正好可以分别对接4台4k主控,从而实现8kLED大屏显示。此分屏器可广泛应用于各种8k大屏显示系统。本文设计的8k分屏器采用FPGA纯硬件逻辑实现,用户操作十分简单,接上电源和5根HDMI线之后上电即可使用,无需遥控或按键操作。1硬件设计8k分屏器主芯片为FPGA芯片,芯片自带速率高达12.5Gbit/s的通用高速收发器,拥有DDR4PHY和DDR4硬核控制器,DDR4最大传输速率2400Mbit/s。硬件层面,如图2所示,HDMI2.1输入接口的高速信号接到FPGA高速收发器的接收通道,4路HDMI2.0输出接口的高速信号接到FPGA高速收发器的发送通道,HDMI2.1TX和HDMI2.0RX的接口协议由FPGA内部可编程逻辑实现。电路板上有64bitDDR4芯片（速率2400Mbit/s）,用于缓存和切割接收的8K视频信号。板上还提供用于HDMI接口IP的100MHz和148.5MHz固定晶振,以及一个JTAG接口用于FPGA配置文件下载和调试。2FPGA逻辑设计FPGA设计框图如图3所示,HDMI2.1、8k视频信号进入FPGA芯片之后,首先经过高速收发器的接收通道将高速串行信号转换成低速并行信号,然后经过HDMI2.1RXIP处理后输出接收的视频信号,视频信号随后进入8k视频切片处理模块,经过此模块处理后输出4路4k信号,输出的4路4k信号分别进入4个HDMI2.0TXIP,TXIP将数据按HDMI2.0标准打包后输出到高速收发器的发送通道,此发送通道将低速并行信号转换成高速串行信号输出,输出的信号直接接到HDMI2.0输出接口。(下转第30页)8K信号源HDMI2.0TX1HDMI2.0TX2HDMI2.0TX3HDMI2.0TX4HDMI2.1RX4K主控4K主控4K主控4K主控8KLED大屏网线4K4K4K4K8K8K分屏器图18KLED大屏系统框图30E...
