16电子技术第52卷第6期（总第559期）2023年6月Electronics电子学2抖动ADC的原理ADC将模拟信号转换为数字信号的过程包括采样和量化两个步骤。根据奈奎斯特采样定理，在采样过程中，只要满足采样频率高于待测信号最高频率的2倍以上，则包含在信号中的频谱信息都可以保留下来。高于奈奎斯特频率信号会被混叠，进入分析频谱。因此在电路设计上一般会在ADC输入前端使用抗混叠滤波器（低通或者带通滤波器），从而保证只有低于奈奎斯特频率的信号输入ADC。对于理想采样过程，不会产生额外的噪声和杂散。与采样过程相比，ADC量化会产生固有噪声。量化过程中，ADC把连续变化的电平信号转换为离散序列的输出编码，由于分辨位数有限，位于同一数值范围内的电压均会被量化为同一数值，所以量化过程必然导致信息损失（如图1）。在采样率不变的情况下，增加ADC分辨位数可以优化该问题，但这会导致器件成本和复杂性的增加，而且受限于设计和工艺水平，分辨率不可能无限制增加。0引言在信号和频谱测量分析仪器中，ADC采集电路是非常重要的组成部分。近年来，随着电子信息技术的快速发展，ADC器件正在往高速、高精度方向提升。高性能的信号和频谱测量仪器，要求ADC采样电路同时具备大动态范围和低失真特性。1研究背景由于ADC器件在进行模拟-数字转换过程中，其有限的分辨率必然导致量化精度误差的产生，由此造成量化后的码字偏离信号的真实值，从而在被测信号的频谱带外产生额外的杂散和谐波，并且在进行小信号测量时造成刻度保真度恶化的情况。针对该类问题，可以通过在电路中引入额外的抖动噪声信号，有效的平滑ADC转换函数，以牺牲极小的信噪比为代价，提升ADC的分辨能力并降低失真。本文介绍了一种在硬件电路中产生Dither信号来提升ADC采集电路动态性能的设计方法，并根据实测数据进行了优化效果比对。作者简介：隋尚兼，中电科思仪科技股份有限公司，硕士；研究方向：仪器与测试技术、数字信号处理、高速信号采集。收稿日期：2023-05-21；修回日期：2023-06-12。摘要：阐述信号采集电路中因ADC器件量化精度误差带来动态性能恶化的问题，提出一种利用抖动信号提升ADC器件动态性能的电路设计方法。探讨抖动信号发生电路的设计原理，对ADC采样性能的优化效果，提出一种ADC采集电路的设计和实现方法，同时与未进行优化的电路设计效果进行对比，给出无杂散动态范围和刻度保真度的提升数据。关键词：电路设计，ADC，动态性能，量化误差，Dither。中图分类号：TN402文...
