利用抖动信号提升ADC采集电路性能的设计与实现_隋尚兼.pdf

16 电子技术 第 52 卷 第 6 期（总第 559 期）2023 年 6 月Electronics 电子学2 抖动ADC的原理ADC将模拟信号转换为数字信号的过程包括采样和量化两个步骤。根据奈奎斯特采样定理，在采样过程中，只要满足采样频率高于待测信号最高频率的2倍以上，则包含在信号中的频谱信息都可以保留下来。高于奈奎斯特频率信号会被混叠，进入分析频谱。因此在电路设计上一般会在ADC输入前端使用抗混叠滤波器（低通或者带通滤波器），从而保证只有低于奈奎斯特频率的信号输入ADC。对于理想采样过程，不会产生额外的噪声和杂散。与采样过程相比，ADC量化会产生固有噪声。量化过程中，ADC把连续变化的电平信号转换为离散序列的输出编码，由于分辨位数有限，位于同一数值范围内的电压均会被量化为同一数值，所以量化过程必然导致信息损失（如图1）。在采样率不变的情况下，增加ADC分辨位数可以优化该问题，但这会导致器件成本和复杂性的增加，而且受限于设计和工艺水平，分辨率不可能无限制增加。0 引言在信号和频谱测量分析仪器中，ADC采集电路是非常重要的组成部分。近年来，随着电子信息技术的快速发展，ADC器件正在往高速、高精度方向提升。高性能的信号和频谱测量仪器，要求ADC采样电路同时具备大动态范围和低失真特性。1 研究背景由于ADC器件在进行模拟-数字转换过程中，其有限的分辨率必然导致量化精度误差的产生，由此造成量化后的码字偏离信号的真实值，从而在被测信号的频谱带外产生额外的杂散和谐波，并且在进行小信号测量时造成刻度保真度恶化的情况。针对该类问题，可以通过在电路中引入额外的抖动噪声信号，有效的平滑ADC转换函数，以牺牲极小的信噪比为代价，提升ADC的分辨能力并降低失真。本文介绍了一种在硬件电路中产生Dither信号来提升ADC采集电路动态性能的设计方法，并根据实测数据进行了优化效果比对。作者简介：隋尚兼，中电科思仪科技股份有限公司，硕士；研究方向：仪器与测试技术、数字信号处理、高速信号采集。收稿日期：2023-05-21；修回日期：2023-06-12。摘要：阐述信号采集电路中因ADC器件量化精度误差带来动态性能恶化的问题，提出一种利用抖动信号提升ADC器件动态性能的电路设计方法。探讨抖动信号发生电路的设计原理，对ADC采样性能的优化效果，提出一种ADC采集电路的设计和实现方法，同时与未进行优化的电路设计效果进行对比，给出无杂散动态范围和刻度保真度的提升数据。关键词：电路设计，ADC，动态性能，量化误差，Dither。中图分类号：TN402文章编号：1000-0755(2023)06-0016-03文献引用格式：隋尚兼.利用抖动信号提升ADC采集电路性能的设计与实现J.电子技术,2023,52(06):16-18.利用抖动信号提升ADC采集电路性能的设计与实现隋尚兼（中电科思仪科技股份有限公司，山东 266000）Abstract This paper describes a circuit design method that utilizes jitter signals to improve the dynamic performance of ADC devices,in response to the problem of degradation in dynamic performance caused by quantization accuracy errors of ADC devices in signal acquisition circuits.It analyzes the design principle of the jitter signal generation circuit and the optimization effect on ADC sampling performance,proposes a design and implementation method of ADC acquisition circuit,and compares the effect with the circuit design that has not been optimized,providing data on improving the spurious dynamic range and scale fidelity.Index Terms circuit design,ADC,dynamic performance,quantization error,Dither.Design and Implementation of Improving ADC Acquisition Circuit Performance Using Jitter SignalSUI Shangjian(Ceyear Technoligies Co.,Ltd.,Shandong 266000,China.)电子技术 第 52 卷 第 6 期（总第 559 期）2023 年 6 月 17Electronics 电子学以8位分辨率ADC为例，假设ADC采样率为1Msps，输入信号频率为253kHz，根据仿真结果，ADC对模拟信号量化后明显引入了大量谐波和杂散信号，造成频谱特性显著恶化。图2所示为量化前后信号频谱图对比。为减少量化过程带来的频谱恶化问题，抖动信号（Dither）被引入ADC设计中。以一个3位ADC为例，其转换曲线如图3（a）所示，其中q所代表的幅度差值即为1LSB的量化间隔。若在其中加入一个峰峰值为1LSB的抖动噪声，由于信号加噪声的幅值可能会超过量化门限，使任何一点的输入都有可能对应两个编码，在量化输出结果中多了很多“毛刺”。因为噪声是随机的，所以不同台阶、不同采样周期上的“毛刺”都不一样，图3（b）展示了对多次采样进行平均的结果，该类“毛刺”会集中出现在信号幅度接近阶梯跳变点附近。这种情况下，每级台阶的中心接近输入信号的真实值，取平均不会影响处理结果；而在毛刺多的地方，对信号取平均后会得到比单次采样更接近真实的结果。采取该种方法可以极大优化ADC量化过程中带来的精度误差。通过将Dither信号与待测量信号相叠加，可以减少失真，有效的平滑ADC转换函数，其代价是略微降低信噪比，在实际应用中这种牺牲是值得的。除优化采样信号的谐波和杂散特性外，当ADC对小信号进行采样量化时，Dither同样可以有效降低ADC器件因量化失真而带来刻度保真度恶化问题。3 抖动ADC采集电路的设计与实现 3.1 抖动信号电路的设计在实际设计中，根据ADC的应用和非线性度的不同，Dither有不同的设计方案，如图4所示，主要包括宽带大幅度抖动（a）、宽带小幅度抖动（b）和窄带抖动（c）。宽带小幅度抖动信号峰峰值为1LSB，主要针对宽带交流信号和传递函数较为理想的ADC。由于高速ADC常有明显的非线性误差，窄带抖动信号是一种较为合适的选择，此时抖动信号频率应位于接近奈奎斯特频率的位置以防止干扰正常采样，在信号处理过程中则可以使用合适的数字滤波器来摒除抖动信号。Dither信号源是一个伪随机信号发生器，在本文所述的设计方法中，使用FPGA来产生伪随机序列码，经过放大-滤波整形-偏置调整后，驱动压控振荡器（VCO）芯片在预设的频率范围内产生振荡信号，实现窄带Dither信号的发生。其电路原理如图5所示，通过FPGA控制直流基准电压分压系数，可以调整VCO输出振荡信号的中心频率，使Dither信号范围落在预设位置。3.2 采集分析电路整体设计和实现本文设计的采集分析电路使用一种14bit分辨率、100Msps采样率的ADC芯片，通过抗混叠滤波器限制输入信号通带为DC-40MHz。其电路原理如图6所示。输入信号经抗混叠低通滤波器后，通过耦合器叠加Dither抖动信号，然后经差分放大器将单端模拟信号转换为差分信号送入ADC进行采样量化，采样数据经由LVDS总线传输至FPGA完成信号处理。同时，FPGA可通过控制程控衰减器调整信号通路上叠加的Dither信号幅值。Dither信号与采样通带的关系如图7所示。4 测试结果与分析本文根据上述方案进行了抖动ADC采集电路的图1 量化前后采样图对比图2 量化前后信号频谱图对比图3 3bit ADC量化曲线图4 抖动信号的类型图5 Dither信号发生电路原理图6 采集电路原理18 电子技术 第 52 卷 第 6 期（总第 559 期）2023 年 6 月Electronics 电子学设计与实现，并针对Dither信号对采集量化过程的优化效果进行了比对测试。测试环境中，采样时钟设置为100MHz，输入信号为正弦波，功率-10dBm，频率为25.5MHz，FPGA接收到采样数据后，进行抽取滤波，得到IQ数据后使用频谱分析软件进行处理，得到频谱数据如图8和图9所示。图8所示为没有加入Dither信号情况下的采样数据频谱图，软件分析界面的中心频率为25MHz，整图频宽为10MHz，最大的主信号即为25.5MHz待测信号。可以明显看出，其3、5、7、9等奇数次谐波是造成频谱恶化的主要原因，杂散幅度约为-85-89dBFS之间。图9所示为加入Dither信号后的采样数据频谱图，原来存在的奇数次谐波均已被优化，信号频谱图内不再存留明显杂散信号。本文同时进行了刻度保真度的优化测试，首先给采集电路输入频率为25MHz、功率为0dBm的正弦信号进行功率定标，然后以10dBm为间隔，将输入信号功率逐步下降到-70dBm，测试采样量化后的信号功率呈线性变化。测试结果如图10所示。可以看出，当ADC对小信号进行测量时，加入Dither信号可以使ADC对信号功率的测量更加准确，优化了刻度保真度特性。5 结语本文分析了信号采集电路中因ADC器件量化精度有限导致动态性能恶化的原理，针对该问题提出了一种采集电路设计方案，通过在电路中产生抖动信号实现ADC采样精度的提升。经实测数据对比，该方法使采集电路的刻度保真度和谐波杂散特性得到显著优化，保证了信号采集和分析设备的测量精度。参考文献1 郭晓宇.一种用于高速ADC INL/DNL测试的新方法J.电子与封装,2015,15(12):12-15.2 孔庆亮.高速ADC电路设计及布局布线分析J.工业控制计算机,2019,32(12):93-94.3 赵元春.Dither技术在ADC中应用的研究及验证实现D.四川：电子科技大学,2012.4 储飞黄,顾云涛.抖动ADC原理与实现J.电子测量技术,2002(06):16-17.5 于楠,齐晓辉,金涛.新型多通道并行宽带数字雷达侦察接收机设计J.科学技术与工程,2013,13(17):4812-4818.6 Chen X，Harris F，Venosa EPolyphase channelizers for fully digital frequency hopping systemsJ.Analog Integrated Circuits Signal Processing，2012，73(2):517-530 7 X u S,L i u G,G a o M.D e s i g n a n d Implementation of Digital Channelized Receiver in Multi-FPGAC.International Conference on Information Science and Engineering,IEEE,2009:178-181.8 陈祝明.软件无线电技术基础M.北京：高等教育出版社，2007.9 王洪.宽带数字接收机关键技术研究及系统实现D.四川:电子科技大学,2007.10 安子建.高速多通道AD采集及通道一致性补偿研究D.陕西：西安电子科技大学，2019.11 刘欣,熊兴中,杨平先.Dithering对ADC量化误差影响的分析研究J.电视技术,2014,38(13):121-125.12 郭英杰.基于C