毫米波功率合成技术及三维堆叠封装_朱啸宇.pdf

工程应用航天电子对抗2023年第 3期毫米波功率合成技术及三维堆叠封装朱啸宇，干书剑，赵超，王培阳，孟超，王志奎，胡梦婕（中国航天科工集团 8511研究所，江苏 南京 210007）摘要：为了在毫米波段内实现更大的功率输出，提出了一种毫米波功率合成技术及三维堆叠封装。基于 MEMS工艺平台，设计了硅基基片集成波导功分器，在 3337 GHz实现了20 W 的功率合成；利用晶圆级键合技术，将功分器和功率放大器进行三维堆叠封装，实现小型化和高密度集成，并通过实验验证了毫米波大功率合成以及三维堆叠封装的可行性。关键词：毫米波；三维堆叠；基片集成波导；功率合成；晶圆级键合中图分类号:TN928 文献标志码:AThe powercombining technology and 3D stacked package in millimeterwave bandZhu Xiaoyu，Gan Shujian，Zhao Chao，Wang Peiyang，Meng Chao，Wang Zhikui，Hu Mengjie(No.8511 Research Institute of CASIC,Nanjing 210007,Jiangsu,China)Abstract：In order to achieve greater power output in the millimeter band，a millimeter-wave power-combing technology and 3D stacked package are proposed.Based on the MEMS machining platform，a substrate integrat-ed waveguide power divider based on silicon is designed，which achieves 20 watts of power-combing at 3337 GHz.The power divider and power amplifier are stacked and packaged in 3D by wafer bonding technology to realize miniaturization and high density integration.The feasibility of high power-combing and 3D stacked pack-age in the millimeter band are verified by experiments.Key words：millimeter-wave；3D stacked；substrate integrated waveguide；power-combing；wafer bonding0 引言毫米波技术在通信和雷达领域应用越来越广泛，但毫米波源较低的输出功率制约了其发展，将多个毫米波信号进行功率合成的技术是提高功率的有效技术途径。功率合成技术发展至今，通常采用 Lange 电桥1和功分器 2 种器件实现。Lange 电桥的尺寸和频率相关，毫米波段的 Lange桥尺寸小，需增加过渡微带才能与放大器芯片端口匹配，增加了装配的难度，导致传输损耗和端口驻波恶化。功分器的形式有很多种，其中基片集成波导2（SIW）形式的功分器较为适合平面集成、大功率合成和毫米波频段的应用。但是传统的 SIW 功分器以PCB 工艺平台为主，大多采用微波介质板或环氧树脂介质为基板，尺寸较大，加工精度较低，不易与功率放大器芯片进行小型化集成。微机电系统3（MEMS）作为目前实现器件小型化、高加工精度和高集成度的主要工艺之一，可以弥补传统 SIW 功分器的不足。近年来，已有学者利用 MEMS工艺设计出微同轴宽带功分器和太赫兹波导功分器，但是同轴结构和波导结构与芯片互联难度较大，不利于集成度的提高。因此本文结合 MEMS 工艺和 SIW 结构，设计了一种硅基 SIW 功率合成器和三维堆叠封装，易与芯片互联，兼具了小型化、大功率容量、高加工精度和高集成度等优势。并制作了一款 3337 GHz 的功率合成器和三维堆叠封装，通过软件仿真和实测验证了毫米波功率合成和三维堆叠封装的可行性。1 功率合成器的设计与测试1.1功率合成器的选用功率合成技术的主要性能指标为合成效率，合成效率定义为：=Po/Pi（1）收稿日期：20230313；20230510修回。作者简介：朱啸宇（1994-），男，硕士，工程师，主要研究方向为射频微系统。-21DOI:10.16328/j.htdz8511.2023.03.0112023，39（3）航天电子对抗式中，Po为功率合成后输出功率，Pi为功率放大单元输出功率总和。影响合成效率的因素主要有合成路径引入的损耗、幅度相位的一致性和不同路径的隔离度等。此外进行功率合成时，功率放大器芯片的热量较为集中，需 考 虑 散 热 设 计，以 保 证 放 大 器 芯 片 的 性 能 和 可靠性。在毫米波段，趋肤效应较明显，平面型功率合成电路传输损耗较大，而波导合成电路尺寸偏大，选用 SIW形式的合成网络，既可以保证低传输损耗、高功率传输，又可以缩小尺寸，并且端口位置可根据不同放大器尺寸灵活变动，与芯片可用金丝互联，易于集成。为了保证每一路合成路径的一致性，需要高加工精度的平台作为保障。选用 MEMS工艺平台，以硅为传输介质，采用高深宽比 TSV4刻蚀技术，实现密集TSV 孔以等效金属壁；线宽和线间距最小可达 10 m。加工精度误差为微米级，可满足一致性的要求。不同路径之间需保证较高的隔离度，通过增加隔离电阻可有效提升隔离度。MEMS 工艺通过先在硅晶圆表面形成一层氧化硅和氮化硅的复合介质，随后在需要加电阻区域的介质上溅射一层金属钽，最后在金属层两端镀金，形成电阻层。电阻尺寸为微米级，厚度为埃米级，可忽略不计。对比常规功分器将贴片电阻作为隔离电阻的方式5，极大地缩小电阻尺寸，并且无需电子装配工艺，简化工艺流程。综上所述，基于 MEMS 工艺的 SIW 功分器可以提高毫米波频段的合成效率。1.2硅基 SIW 功分器的设计基片集成波导是通过介质中 2排密集排布的金属化孔等效成电壁，结合介质上下 2 个金属化面等效为波导结构。结构示意图如图 1 所示。Weff为等效为金属波导时的宽度。由文献 6 的理论计算可知：Weff=W-1.08D2/b+0.1D2/W（2）从而可以根据金属波导中的公式推导出 SIW 中的 TE10模的截止频率fTE10：fTE10=c/(2Weffr1/2)（3）式中，c 为真空中光速，r为介质的相对介电常数。为了防止高次模的干扰，保证只有 TE10一种模式可以被传播，设计时还需要保证：fTE10 ffTE20，fTE20 fTE01fTE01，fTE20 fTE01（4）硅基 SIW 功分器的介质基板采用 200 m 厚度的硅基板，相对介电常数 r为 11.9，TSV 孔径 30 m，孔心距 100 m。工作频率为 3337 GHz，功分器结构示意图如图 2所示。输入和输出端口将 SIW 的类波导传输形式过渡为共面波导的传输形式，硅基板厚度与芯片厚度相差较小，可使用金丝进行互联；功分器顶部开槽以减少插入损耗；引入隔离电阻提高端口间隔离度。端口特性阻抗均为 50，通过理论推导得到 W1=0.13 mm，W2=0.53 mm，W3=1.96 mm。1.3SIW 功分器仿真和测试为了验证上述设计方法，对频率为 3337 GHz的功分器进行仿真。图 3为 SIW 仿真优化后的模型示意图，外形尺寸为 5.4 mm6.6 mm0.2 mm，隔离电阻优化后尺寸为 0.16 mm0.04 mm，阻值为 100。表1为优化后的尺寸参数。图4描述了仿真和实测结果的对比图以及实物图，仿真软件为仿真软件Ansoft HFSS，实验使用矢量网络分析仪以及探针台进行测试。图4（a）（e）从对比结果可以看出，仿真结果和实测结果基本吻合。在 3337 GHz内，实测结果中插入损耗S21在3.5 dB左右，即单路损耗为0.5 dB；隔离度 S23小于-15 dB，在 3537 GHz均小于图 2SIW 功分器示意图图 1基片集成波导结构示意图-22工程应用朱啸宇，等：毫米波功率合成技术及三维堆叠封装2023，39（3）-20 dB；输入输出回波损耗S11、S22全频段小于-20 dB；不同路径同一频点下的幅度差别小于 0.1 dB，相位差不超过1.5。图4（f）给出了SIW功分器的实物图。通过分析，与仿真结果的偏差主要原因是探针台测试时需用砷化镓微带转接探针，砷化镓微带和功分器用金丝键合互联，金丝在毫米波段引入的电感效应较强，容易影响各端口的匹配和引入损耗。2 三维堆叠封装的设计和测试2.1功率合成三维堆叠封装设计为了方便功分器的工程应用，将功率放大器芯片图 3功分器仿真模型示意图表 1优化后参数的尺寸参数L/mmW/mmL1/mmL2/mm值5.46.60.891.65参数W1/mmW2/mmW3/mmR/值0.130.531.96100图 4SIW 功分器：(a)(e)仿真与实测对比图；(f)实物图-232023，39（3）航天电子对抗与功分器进行集成和封装是一个有效途径。载板式封装是实现器件集成最为简单的形式，即将功分器和放大器芯片烧结至金属载板上，后续使用时将载板烧结至组件内即可。本文选用的功率放大器芯片为氮化镓芯片，平均线膨胀系数约为 5.610-6/，工作频率 3337 GHz，饱和输出功率 41 dBm，附加效率约为 30%。若工作条件为脉冲工作，占空比 10%，周期 1 ms，峰值热耗约为 30 W，平均热耗 3 W。综上考虑，本文选用钼铜（Mo80-Cu）作为金属载板材料，钼铜平均线膨胀系数约为 6.810-6/，热导率约为 170 W/（mK），与芯片热膨胀系数相近，且导热能力较好。将功分器、功率放大器芯片、芯片电容和微带采用金锡焊料烧结和导电胶粘接的形式安装至钼铜载板上。载板可采用烧结或螺丝固定的方式安装至组件上进行应用。实物图如图 5所示。装配过程中由于器件较多，尺寸较大，导致装配难度较大，效率低，一致性差等问题。为了提高生产效率和一致性，实现气密封装，方便工程应用，本文基于 MEMS 工艺平台，利用 TSV 转接板、晶圆级键合7技术，提出了功率合成的三维堆叠封装的设计。硅的热导率约为 150 W/（mK），硅的平均线膨胀系数约为 4.110-6/，与氮化镓芯片匹配，根据功率合成的实际情况对其进行热仿真。考虑余量设计，单个放大器芯片平均功耗设置为 7 W，热量集中在功放芯片的末级管芯处，环境温度设置为 60，仿真结果如图 6 所示。由仿真结果可知，芯片结温为 123，远低于氮化镓芯片的极限结温。因此硅可作为功率放大器底部热沉，满足散热需求，保证放大器芯片的性能和可靠性。由于材料相同，将 SIW 功分器沉入硅载板，实现一体化设计，省去了功分器装配的步骤；采用晶圆级键合技术，可以大幅提高生产效率和产品的一致性；设计 TSV 转接板和硅帽，采用 2 次晶圆级键合，实现三维封装的气密性；通过刻蚀工艺形成硅帽，对硅帽内表面进行金属化，与底部载板构成封闭金属腔体，提高电磁屏蔽能力。功率合成的三维堆叠封装示意图如图 7所示。TSV 转接板示意图如图 8 所示。在与硅帽的焊接区域附近用 TSV 孔将放大器的馈电走线从转接板上表面过渡到下表面，从而避开焊接区域。晶圆级键合技术是在较低的温度下，利用低熔点金属与难熔金属之间的化学反应形成更高熔点的金属间化合物的技术，即键合后的金属化合物的熔点高于键合温度，从而实现共晶键合和气密效果。功率放大器的装配工艺采用金锡焊料共晶的形式，烧结温度在 290 左右，因此底板和转接板之间采用低温共晶键合常用的金属体系 Au-Sn，保证在功率放大器装配过程中载板和转接板的焊料不会出现重熔。盖帽和图 5功率合成载板式封装图 6硅载板热仿真结果图