高精度高摆幅多工位ADC测试系统设计_王于波.pdf

www.ChinaAET.comMicroelectronic Technology微电子技术高精度高摆幅多工位 ADC 测试系统设计*王于波1，胡毅1，关媛1，王琨1，李大猛1，肖鹏程2（1.北京智芯微电子科技有限公司，北京 102200；2.复旦大学专用集成电路与系统国家重点实验室，上海 201203）摘 要：基于 V93000 ATE 设计了一种采用外加电源升压变换模块及可变增益仪器仪表运算放大器，以解决大输入摆幅高精度多工位 ADC 的量产测试需求的测试方案。理论分析和测试验证结果表明，该 ADC 测试系统可分别产生峰峰值超过 29 V 的 Ramp 波和正弦波测试信号，测试信号 SNR 优于 105 dB、THD 优于-103 dB，可以满足 16 bit、10 V甚至以上高输入摆幅多工位 ADC 的大批量量产测试需求。关键词：自动测试设备；A/D 转换器；动态参数测试；ADC 终测中图分类号：TM933 文献标志码：A DOI:10.16157/j.issn.0258-7998.223110中文引用格式：王于波，胡毅，关媛，等.高精度高摆幅多工位 ADC 测试系统设计J.电子技术应用，2023，49(4)：44-51.英文引用格式：Wang Yubo，Hu Yi，Guan Yuan，et al.Design of high precision and high swing multi-site ADC test systemJ.Application of Electronic Technique，2023，49(4)：44-51.Design of high precision and high swing multi-site ADC test systemWang Yubo1，Hu Yi1，Guan Yuan1，Wang Kun1，Li Dameng1，Xiao Pengcheng2(1.Beijing Zhixin Microelectronics Co.，Ltd.，Beijing 102200，China；2.State Key Laboratory of ASIC&System，Fudan University，Shanghai 201203，China)Abstract：Based on V93000 ATE,a test system using external power boost conversion module and programmable gain instrumentation operational amplifier was designed to meet the requirements of mass production of multi-sites ADC with large-swing and high-precision.The theoretical and test results show that the ADC test system can generate 29.4 V ramp and 29.1 V sine wave signals with peak to peak value.The SNR of test signal is better than 105 dB and THD is better than-103 dB,which can meet the test requirements of 16 bit high-precision and 10 V high input swing multi-sites ADC.Key words：ATE；A/D converter；dynamic parametric testing；ADC final test0 引 言电力监控系统依赖于对瞬时电流、电压信号的测量实现电网线路或电力设备运行状态的采集，从而得以对电网运行状态进行实时监控13。这种测量通常是通过模数变换器(ADC)采集电流变压器(CT)和电压变压器(PT)的输出来完成的，而 CT 或 PT 典型的输出为5 V 或10 V4。因此，电力及工业领域高精度 ADC 集成芯片测试通常需要能够满足高达10 V 甚至以上的高摆幅信号进行测试56。而目前主流的自动测试设备(ATE)，其模拟波形发生模块测试信号输出幅度都达不到5 V 的输出范围，更别说高达10 V 甚至以上；另外，ATE 设备通用的 DPS 电源板卡供电范围通常也在7 V 以内。虽然目前 ATE 设备难以满足10 V 甚至以上的高摆幅测试信号输出要求，但市场上已有主流 ATE 系统，如Advantest 公 司 的 V93000、Teradyne 公 司 的 Ultraflex 等SoC 测试系统设备710，功能强大、性能稳定，并已形成一套稳定的测试程序开发流程和成熟规范的市场渠道，设备提供商可对设备的维护提供稳定的支持，从而为集成芯片产品的量产提供稳定保障，避免芯片量产中可能出现的风险。因此，在现有 ATE 系统基础上，通过开发项目所需的外加模块或器件以补充现有 ATE 测试系统性能或成本的不足，同时，又充分利用其强大功能、成熟开发流程、稳定的性能及维护支持，将是一种比较合理的解决方案。本文正是基于这样的需求和思路，为了满足面向智能电网及其他工业应用领域需要高输入摆幅高精度ADC 测 试 信 号 的 需 求，开 发 了 一 套 基 于 现 有 主 流V93000 ATE 测试系统的最大输出信号峰峰值可高达*基 金 项 目：国 家 电 网 有 限 公 司 总 部 管 理 科 技 项 目（5700202041261A-0-0-00）44Microelectronic Technology微电子技术电子技术应用 2023年 第49卷 第4期29 V 以上的 ADC 测试系统。1 待测 ADC 及测试系统构成1.1 待测 ADC 及其关键指标待测 ADC 是一款自研的 16 位同步采样 SAR ADC，具有 8 个通道，内置灵活的并行和串行接口，其功能框图如图 1 所示。该 ADC 采用 5 V 单电源供电，当所有通道均以 800 kS/s 的吞吐速率采样时，支持10 V 和5 V真双极性输入范围。表征 ADC 性能的关键技术指标可分为静态参数和动态参数。ADC 静 态(或 线 性)参 数 主 要 包 括 微 分 非 线 性(DNL)、积分非线性(INL)、失调(DC offset)和满幅度增益误差(Gain Error)四个参数，最常见的测试方法是基于Ramp 波的直方图(Histogram)码密度统计方式进行11。其中 DNL、INL、失调 DC offset（或 Zero Error）、增益误差(Gain Error 或 Full Scale Error)定义如下：DNL(i)=Vi+1-V iLSB-1（1）INL(i)=V i-(LSB*i+V 0)LSB（2）Offset Error=V0LSB（3）Gain Error=FSdev-FSnomFSnom（4）ADC 动态(或非线性)参数主要包括信噪比(SNR)、谐 波 失 真(THD)、信 纳 比(SND)和 无 杂 散 动 态 范 围(SFDR)四 个 参 数，最 常 见 的 测 试 方 法 是 基 于 正 弦 波(Sine)测试信号，并经过 FFT 变换到频域获得测试信号的频谱，再根据频谱进行计算从而获得相应的测试参数12-13。其中 SNR、THD、SND、SFDR 定义如下：SNR=20log(VFS_rmsVn)（5）THD=20log(M=2M(VM)2V1)（6）SND=20logi=2nH2iVFS_rms（7）SFDR=20logi=2nH2iVFS_rms（8）根据电路仿真结果，该待测ADC在输入信号为10 V、100 Hz 时，其 SNR 可达 97.61 dB，SFDR 可达-119.64 dB，仿真频谱如图 2 所示，待测 ADC 的 INL 小于0.5 LSB，DNL 小于0.5 LSB，INL、DNL 如图 3 所示。1.2 测试系统构成为了满足高精度大输入摆幅 ADC 集成芯片验证和量产测试的需要，基于 V93000 ATE 设备设计了输出可超过10 V 的高摆幅高精度 ADC 测试信号，以满足这类ADC 集成芯片验证和量产测试需要。整个测试系统的构成如图 4 所示。在图 4 中，通过 V93000 ATE 的电源板卡(DPS)编程输出单 5 V 电源，经过电源升压变换模块 LTM8049 及LDO，将单+5 V 电源变换为15 V 双极性电源输出，给可 变 增 益 放 大 器(VGA)AD8251 供 电，以 便 VGA 将V93000 任意波形发生器(AWG)产生的 ADC 测试信号输出幅度放大到10 V 及以上，然后再将 ADC 测试信号输图 1待测 ADC 功能框图图 2待测 ADC 频谱图图 3待测 ADC 的 INL、DNL45Microelectronic Technology微电子技术www.ChinaAET.com入到被测 ADC 进行模数变换为数字信号输出。被测ADC 的输出经过 V93000 数字通道采集到 ATE 机台内存储，并进行后续的数字信号处理，计算获得被测 ADC 的静 态 和 动 态 参 数，完 成 对 被 测 ADC 的 验 证 或 量 产 测试14。其 中，测 试 信 号 发 生 电 路 由 DCDC 模 块LTM8049、线性稳压器 LDO 及低失真可编程增益放器AD8251 组成，接下来介绍该测试信号发生电路的设计原理。1.2.1 电源升压变换子模块由 于 V93000 ATE 通 用 DPS 模 块，如 目 前 主 流 的DPS64/DPS128 电源板卡，在高电压(HV)模式下，电源输出电压范围为-6 V+15 V；在高电流(HC)模式下，电源输 出 电 压 范 围 为-2.5 V+7 V。很 显 然，直 接 采 用V93000 ATE DPS 板卡输出，难以实现10 V 及以上的信号 ADC 测试信号摆幅。为了实现 ADC 测试信号摆幅达到10 V 及以上，选用 了 基 于 脉 宽 调 制(PWM)DCDC 电 源 变 换 模 块LTM8049，由其将 V93000 ATE 的电源板块 DPS64 输出的单+5 V 电源(也可编程为其他电源幅度输出)变换为双极性18 V 电源输出。由于 LTM8049 是 DCDC 开关电源，设计中选择的开关频率为 1 MHz，直接电源输出具有较大的纹波和噪声。为了满足 16 bit 及以上高精度 ADC 的测试需求，在电源升压变换模块 LTM8049 之后，增加了一级高电源电压抑制比(PSRR)的线性 LDO 稳压器，选用的 LDO 芯片为 LT3032。根据芯片的 datasheet，可实现 60 dB 以上的PSRR，可将 ADC 输出端的开关纹波减少到不足以对LSB 测试产生影响，以保障 ADC 测试具有足够的精度。所以，可变增益放大器供电电源，由 V93000 ATE 系统通过 编 程 控 制 DSP64 输 出 单+5 V 电 源 输 出，经 过LTM8049 变换为18 V 双极性电源，再经过正负电源各一片 LT3032 输出低噪声高线性的15 V 电源，给 VGA放大器供电。1.2.2 低失真可编程增益放大电路图 4 中 V93000 ATE 混 合 信 号 板 卡 AWG 模 块 由V93000 的模拟板卡 MCE 中低频(LF)AWG 实现，其输出信号最大幅度为3.25 V，显然难以满足测试信号摆幅5 V、10 V 的需求。为了满足摆幅达10 V 甚至以上的 ADC 测试需求，需要将 V93000 ATE LF AWG 模块输出信号进行低噪声、低失真放大。为了将 V93000 MCE LF AWG 输出信号摆幅放大到10 V 及以上，同时保证测试输出信号具有高性能、