基于容抗法的C_(DM)测试技术设计_刘晓.pdf

2023.02ELECTRONICS QUALITY基于容抗法的 CDM测试技术设计刘晓1，李帅达2，陈光耀1，魏然1，戴莹1，吕栋1，虞勇坚1（1.中国电子科技集团公司第五十八研究所，江苏 无锡214035；2.陆装驻哈尔滨地区第一军事代表室，黑龙江 哈尔滨150000）摘 要：网络运放输入差模电容可通过电容不同特性计算推导，而实际测试设备的精度往往无法达到理论推导结果的准确性，这主要是由于运放差分输入OFFSET问题导致差分输入信号无法达到完全一致。首先，为了深入地了解寄生电容的主要产生机制，对传统Bipolar器件和CMOS器件的结构以及等效模型进行了分析介绍；然后，分别根据运放频域特性和寄生电容的充放电特性原理，对运放的输入差分寄生电容进行推导；最后，利用仿真方法对测试结果进行了验证。结果表明，采用容抗法测得的结果更接近于真实值，从而验证了所提出的方法的有效性，对于提高差模电容测试精度具有重要的意义。关键词：运放输入差模电容；运算放大器测试；输入电容测试；运放频域特性；寄生电容中国分类号：TN 407文献标识码：A文章编号：1003-0107（2023）02-0069-04doi:10.3969/j.issn.1003-0107.2023.02.015Design of CDMTest Technique Based on Capacitance MethodLIU Xiao1，LI Shuaida2，CHEN Guangyao1，WEI Ran1，DAI Ying1，LV Dong1，YU Yongjian1（1.No.58 Research Institute of Electronics Technology Group Corporation，Wuxi 214035，China；2.The First Military Representative Office of CRSC，Harbin 15000，China）Abstract：The input differential mode capacitors of network operational amplifier can be calculated and deducedthrough different characteristics of capacitors.However，the accuracy of actual test equipment is often unable to reachthe accuracy of the theoretical deduction results，which is mainly because the differential input signals cannot reachcomplete consistency due to the OFFSET problem of operational amplifier differential input.Firstly，in order to deeplyunderstand the main generation mechanism of parastic capacitance，the structure of traditional Bipolar devices andCMOS devices and equivalent model are analyzed.Then，according to the frequency domain characteristics of theoperational amplifer and the charge-discharge characteristics of the parasitic capacitor，the input differential parasiticcapacitance of the operational amplifier is derived.Finally，the simulation method is used to verify the test results.Theresults show that the measured results by the capacitance method are closer to the real values，which verifies theeffectiveness of the proposed method and has important significance for improving the measurement accuracy ofdifferential mode capacitance.Keywords：operational amplifier input differential mode capacitance；operational amplifier test；input capacitancetest；domain characteristics of operational amplifrer；parasitic capacitance收稿日期：2022-12-30作者简介：刘晓（1990），女，河南驻马店人，中国电子科技集团公司第五十八研究所工程师，硕士，从事集成电路筛选检验相关工作。计量与测试技术Measurement and Testing Technology69ELECTRONICSQUALITYELECTRONICS QUALITY0引言输入电容是一个很关键的器件参数指标1-2，特别是对于高阻抗和高频率情况下应用的运算放大器而言。在闭环运放应用电路中输入电容3主要包括差模输入寄生电容（CDM：Capacitance-dif-ference mode）和共模输入电容（CCM：Capacitancecommon-mode）。和CCM相比，CDM比较难以测试，需要差模两端的输入信号不相关，而CCM只需测试运放两输入端到衬底的寄生电容即可4。一般情况下，CCM的测试方法为：在运放的正向输入端串联一大电阻，并施加一个交流信号，通过3 dB效应应用频谱仪测试输入寄生电容。传统的CDM测试方法是通过借用相位裕度间接推导出来，测试结果中一般含有其他寄生电容，如CCM-。测试方法及环境要接近运放的实际应用情况，通常在闭环条件下测试。因为测试环境与实际应用时的环境有所不同，所以一般测试所得寄生电容值与应用时的实际寄生电容值有所出入5。本文所介绍的容抗法只需要变动输入信号频率即可推导出寄生电容值，避免了输入级的非线性和输出摆幅的震荡或衰减6。1Bipoalr与CMOS器件结构对比研究Bipolar和CMOS器件结构对理解、设计和测试运放电路有重要的理论作用，例如：我们需要测试的运放总输入/输出电容即是由电路中每个晶体管、电阻和电容等器件的单体寄生电容叠加组成的7。一般运放输入级多采用共射/共源接法，这样的好处是降低输入阻抗，可以和前一级电路更好地实现阻抗匹配。当采用共射/共源接法时，运放的输入/输出等效寄生电容可参考图1-2等效电路推导得出。为了可以更清晰地理解等效电路中寄生电容的构成，其中图3-4是图1-2的对应实际器件切面图，如图3中Cec指集电极区和发射极区间的寄生电容；Cbc指基极区和发射极区间的寄生电容。同理每一极与其他极之间均有寄生电容，且当采用不同接法（共射极、共集电极和共基极）时，极与极之间的寄生电容的大小会发生变化，特别需要注意的是集电极与硅片衬底间的寄生电容Csub，在运放电路设计中不可忽视，尤其是在设计高速运放电路时需特别注意，一般约为25 fF左右。因Csub寄生电容导致运放带宽变窄速度变慢，所以目前某些运放设计特定需要下，往往会采用SOI工艺，SOI工艺的优点在于其相当于在衬底与集电极之间设置一层隔离阱，从而形成两个反偏二极管结构，这样几乎彻底隔离了集电极与硅片衬底间的电流。但SOI也有其缺点，在大功率运放应用中，因功耗较大散热性较差。CMOS器件因成本低和可大规模集成的特点目前被广泛地使用，从图1中可发现CMOS器件的工作原理不同于三极管，CMOS器件是通过在栅极施加偏压，从而在半导体表面形成反形层使沟道导通，当在漏极加一个小电压时，电子就将由源极经沟道流向漏极。图中分别列出了极与极之间的寄生电容，CMOS寄生电容的形成类似于双极型晶体管8。图2场效应晶体管等效电路图3双极晶体管图1双极晶体管等效电路图4场效应晶体管702023.02ELECTRONICS QUALITYCMOS器件与Bipolar器件各有优缺点，需根据实际运放的应用环境的不同，而选择不同的工艺。总结对比发现，CMOS的优点在于易集成、制造成本低、功耗低、阈值电压灵活、输入阻抗高和驱动电流低，因而广泛地用于逻辑电路设计中，是理想的开关器件；Bipolar的优点在于开关速率高、增益高、宽带宽、噪声低，被广泛地用于设计高速运放。2差模输入寄生电容容抗测试方法介绍以下将通过对一个简单的Buffer施加一个电流源输入来完成电容测试。电流源的输入频率在运放的工作频率内。频率低时，CDM非常小。频率过高时，测试结果则不准确。在中高频时，运放增益带宽下降，输出会提供一个足够大的反馈电压和一个可以采样到的测试电流通过CDM。CDM的基本测试电路结构如图5所示。电路中，CCM+为运放正向输入到地的共模输入电容，CCM-为运放反向输入到地的共模输入电容，CDM为正向输入端与反向输入端间的差模寄生电容。对运放施加合适的交流信号，进行相位裕度测试，当运放相位图中相位接近-90附近时，运放的阻抗几乎为纯容性，可由式（1）推导出CDM：Zin=ZC2+ZR2姨arc tan（ZC/ZR）（1）从式（1）可看出CCM由CCM-和CCM+组成，CCM-为运放反向输入端到衬底的寄生电容，CCM+为运放正向输入端到衬底的寄生电容。同时，2 pF的CCM-不会影响测试结果，因为CCM-不在环路内且：ZC=1/（jC）1（2）3仿真及测试为了验证电容容抗测试法测试结果是否准确，将通过引用传统电容充放电法结果与其进行比较，具体测试时将分别用以上两种方法对同一运放进行三温测试，对不同温度下两种方法的测试结果进行比较。测 试 运 放 为OP 467闭 环 最 高 工 作 频 率 为27 MHz，最高增益为88 dB，运放采用Bipolar工艺。首先，通过测试运放输入寄生电容充放电曲线来推导运放CDM，根据公式（3），通过计算单位时间内寄生电容的充电电流可推导出CDM大小。C=t2t1乙i dt（3）测试电路如图6所示，运放正向输入端施加方波激励Vin，CDM在Vin的作用下进行充放电，通过监测CDM电流与时间的曲线图积分计算出CDM大小。图5运放CDM测试方法及其等效电路图6电容充电法测试电路图7电容充放电法CDM测试结果V1V210.078 5 A8.967 46 A90.0 mV30.0 mV35.000 65 A35.000 435.000 535.000 635.000 735.000 835.000 935.00135.000 95 At/sV/mV10.410.09.69.28.88.48.07.67.2110.090.070.050.030.010.0-10.0I/AVin1 计量与测试技术Measurement and Testing Technology71ELECTRONICSQUALITYELECTRONICS QUALITY运放电容容抗测试法仿真结果如图8所示，实际测试中运放输出需串联一个1 k电阻，使输出电压源激励转换成电流激励，根据“虚短虚断”原理运放正向输入端产生微小的压降，运放正向与反向输入端电位近似，同时输入端产生微小电流对CDM充电。电路中运放正向输入端并接电压表对正向输入端电压Vin+进行采样，运放反向输入端串接电流表对流经运放正向和反向输入端电流IDM进行采样，运放