混合型CMOS-忆阻与非_或非单元的设计及应用_饶历.pdf

第 卷第期杭 州 电 子 科 技 大 学 学 报（自然科学版）年月 （）：混合型 忆阻与非 或非单元的设计及应用饶历，李路平，林弥（杭州电子科技大学电子信息学院，浙江 杭州 ）收稿日期：作者简介：饶历（），女，研究方向：忆阻数字逻辑。：。通信作者：林弥，副教授，研究方向：数字集成电路设计和多值逻辑理论。：。摘要：针对级联型运算单元的延迟问题，设计了一种新的 忆阻与非或非逻辑电路结构。首先，采用阈值型压控忆阻器模型，以忆阻器和 晶体管为核心，设计了一款混合型 忆阻与非或非逻辑运算单元，有效减小了延迟时间；然后，将混合型 忆阻与非或非逻辑运算单元应用到了八线三线编码器电路的设计中，通过控制不同的输入信号能得到对应的二进制编码信号；最后，通过 仿真验证了设计电路的正确性。关键词：阈值型压控忆阻器；忆阻混合电路；与非或非中图分类号：文献标志码：文章编号：（）引言一直以来，超大规模集成电路都是在互补金属氧化物半导体（，）基础上发展的。随着大规模集成电路芯片制造技术的不断发展，集成电路尺寸不断缩小，对电路的集成度要求越来越高，传统集成电路（，）工艺接近极限，因此寻找功耗低、运行速度快、工艺尺寸小等特性的新型器件迫在眉睫。年，蔡少棠教授从电路理论完备性角度出发，提出一种除电阻、电容和电感外的无源基本电路元件 忆阻器，这种元件表征了电荷和磁通量之间的关系，结构简单，具有非易失性、集成密度高和功耗低等特点，被视为下一代具有非易失性存储器技术的器件。忆阻器在生物医学、混沌电路、神经网络以及数字逻辑电路等领域均有广泛的应用。数字电路中，忆阻器可与 工艺兼容，与 混合搭建功能更加复杂的功能电路，如全加器、乘法器等。与传统电阻和 搭建的功能电路不同，使用忆阻器的混合电路尺寸更小、运行速度快、功耗更低。本文运用 和忆阻器设计一款新型的混合型 忆阻与非或非逻辑运算单元，并将其应用到二进制编码器电路设计中。忆阻运算电路忆阻器具有非易失性，其阻态可变且阈值特性明显，在数字逻辑电路中应用广泛。忆阻逻辑运算单元可实现与、或、非等基本运算。忆阻器与、或、非电路的多级级联可以实现一些复杂的逻辑功能，例如通过忆阻与或逻辑单元和非逻辑单元的两级级联实现了与非、或非。但是，如果电路功能复杂，电路结构会变得庞大，随着级联级数的增加，出现亚稳态状态，工作速度也受到传播延时的影响。所以，本文运用 和阈值型压控忆阻器 设计了一款新型的混合型 忆阻与非或非逻辑运算单元。阈值型压控忆阻器数学模型的电路符号及伏安特性曲线如图所示，运算公式如下：（）（，）（）（）（.）（）（，）（）（）（）（）（）式中，为忆阻器的阈值特性，为窗口函数，为一个阶跃函数，为忆阻器两端的电压，为阈值电压。只有当时，器件的电阻值才产生变化。表示忆阻器的高低电阻值发生变化的幅度，是一个正的常数，越大表示忆阻器高低阻态相差的数量级越大。和 为忆阻器的最小电阻值和最大电阻值。阶跃函数的作用是将忆阻器阻值的变化限制在和 之间。图阈值型压控忆阻器数学模型的电路符号及伏安特性曲线图（）中，高低个斜率对应公式（）中和 的个阻态。从图（）可以看到，阈值型压控忆阻器的阻值受两端电压的控制。当时，忆阻器的阻值由低阻态跳变至高阻态；当时，忆阻器阻态保持不变；当时，忆阻器的阻值由高阻态跳变至低阻态。在一定条件下，忆阻器呈现开关特性，适合数字电路的设计。混合型 忆阻器的或非逻辑运算单元图混合型 忆阻或非逻辑运算单元根据阈值型压控忆阻器在阈值电压处可进行阻值切换的特性，本文设计了一款混合型 忆阻或非逻辑运算单元，电路结构如图 所示。混合型 忆阻或非逻辑运算单元由个 管和个忆阻器构成。和 为 型 管，和 为忆阻器，和 的初始状态均为高阻态 。和为输入信号，为工作电源，为输出信号。当输入信号和均为低电平时，和 均导通，电源电压施加到忆阻器 上，使其由高阻态变为低阻态，保持高阻态不变。假设 ，若忽略 管的漏源压降，输出为忆阻器和的分压电压，其输出公式为：（）由式（）可知，输出为高电平，可以判断输出为逻辑“”。当输入信号为高电平、为低电平时，截止，导通，电路中无电流通过，忆阻器 和 保持高阻态不变，输出为逻辑“”。为低电平，为高电平时的工作过程类似。当输入信号和均为高电平时，和均截止，输出为逻辑“”。工作电压 为.，输入信号和的脉冲信号为.，型 管型号为 ，开启电压为，忆阻器 和 的高阻态阻值 为 ，低阻态阻值为 ，阈值电压为.，得到混合型 忆阻或非逻辑运算单元的 仿真波形如图所示。杭州电子科技大学学报（自然科学版）年图混合型 忆阻或非逻辑运算单元仿真曲线从图可以看出，输出电压的高电平约为.，低电平为 。当且仅当输入信号和同时为低电平时，输出电压为高电平，实现了或非逻辑功能。图混合型 忆阻与非逻辑运算单元混合型 忆阻器的与非逻辑运算单元在逻辑运算中，与运算和或运算为对偶运算。与混合型 忆阻或非逻辑运算单元的设计类似，本文设计了一款混合型 忆阻与非逻辑运算单元，电路结构如图所示。混合型 忆阻与非逻辑运算单元由个 管和个忆阻器构成。和为型 管，忆阻器和初始状态均为高阻态 。和为输入信号，为工作电源，为输出信号。当输入信号和均为低电平时，晶体管和均截止，输出为逻辑“”。当输入信号为低电平、为高电平时，截止，导通，输出为逻辑“”。同理，当输入信号为高电平、为低电平时，输出也为逻辑“”。当输入信号和均为高电平时，和 均导通，忆阻器 保持高阻态不变，忆阻器 由高阻态变为低阻态，输出为忆阻器 与 的分压电压，其输出公式为：（）由式（）可知，由于 ，输出为低电平，判断为逻辑“”。工作电压 为.，输入信号和的脉冲信号为.，型 管型号为 ，开启电压为。忆阻器 和 的高阻态阻值 为 ，低阻态阻值为 ，阈值电压为.，得到混合型 忆阻与非逻辑运算单元的 仿真波形如图所示。图混合型 忆阻与非逻辑运算单元仿真曲线第期饶历，等：混合型 忆阻与非或非单元的设计及应用从图可以看出，输出电压的高电平约为 ，低电平约为 。当且仅当输入信号和同时为高电平时，输出为低电平，其余状态输出高电平，实现了与非逻辑功能。在同一输入条件下，将本文设计的混合型 忆阻与非逻辑运算单元和文献 的级联型 忆阻与非逻辑运算单元进行仿真对比，结果如图所示。图混合型与级联型 忆阻与非逻辑运算单元信号延迟对比曲线从图可以看出，级联型 忆阻与非逻辑运算单元的延迟时间为 ，而本文设计的混合型 忆阻与非逻辑运算单元延迟时间为，大大减少了延迟时间。忆阻编码器的实现将本文设计的混合型 忆阻与非或非逻辑运算单元应用到编码器电路设计中。编码器有个数据输入端，分别代表个需要编码的信息，用 表示。输出端用于编制位二进制代码，用，表示。表为八线三线编码器的真值表。表八线三线编码器的真值表输入 输出 本文设计的忆阻编码器电路如图所示，电路由个忆阻或非逻辑运算单元、个忆阻与非逻辑运算单元构成，工作电压 为，为输入信号，为输出信号，其中为最高位，为最低位。由表可以推导出编码器的输入输出逻辑关系如下：（）（）（）（）（）（）（）设置忆阻器的高阻态阻值 为 ，低阻态阻值为 ，阈值电压为，且将忆阻器初始状态设置为高阻态。输入信号 是一组互相排斥的变量，高电平有效，输出信号为位二进制编码，得到忆阻编码器电路的 仿真波形如图所示。杭州电子科技大学学报（自然科学版）年图忆阻编码器电路图忆阻编码器电路仿真曲线从图可以看出，输出电压的高电平约为 ，低电平为，当输入有且仅有个高电平时，输出信号为该信号的对应的二进制表达，实现了将输入的位信号转化为位二进制输出的功能。第期饶历，等：混合型 忆阻与非或非单元的设计及应用结束语本文采用非级联方式设计了混合型 忆阻与非逻辑运算单元和混合型 忆阻或非逻辑运算单元，避免了由多级级联带来的误差和延时，为制作高密度、低功耗、非易失性数字逻辑电路提供参考。本文还运用忆阻与非、或非逻辑运算单元实现了个位二进制编码器电路，电路结构简单，功能正确，但设计中没有考虑优先级的设置，存在一定的局限性。后续将不断优化电路，将本文设计的基本逻辑运算单元应用于更多的数字功能电路设计中。参考文献 ，（）：，（），：，：，（）：，（）：，：，（），：王光义，沈书航，刘公致，等基于忆阻器的乘法器电路设计电子与信息学报，（）：，（），：，：，（）：，（，）：，：；杭州电子科技大学学报（自然科学版）年