基于DSP与CPLD的自动查线测试系统设计_高立夫.pdf

电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering122军用电子设备是信息化装备实现战斗力的基础和关键。通常大中型军用电子设备的各功能模块是以军用电连接器作为 I/O 端口，通过导线将各模块连接器之间进行互连，设备内部布线复杂1。随着设备越来越复杂，传统方式无法满足大规模测试的需求，并严重制约着检测工艺水平的提高，且无法做到多组线缆同时检测，长此以往，不仅耗费大量时间与人力，检测效率低下，而且经常出现连接点漏查、虚查、错查等情况，严重影响检测的准确性和设备品质2。本文结合国内外查线测试技术的发展以及任务的实际需求，针对此军用导航设备，设计了一种基于 DSP 与 CPLD 的自动查线测试系统。该系统能够实现自动综合布线测试，检测故障提醒，响应时间短，可查导线的通断、短路、绝缘性能等情况，安全性也更好，极大地提高了生产效率和检测质量，对于多端口且内部布线复杂的电子系统有很好的适用性。1 需求设计军用设备验收标准严格，而线缆的安装质量直接影响设备的质量，为保证设备的稳定与可靠，军用设备研制中及相关试验后，都需要进行多轮质量检查，以便检查出等问题，从而防止这些问题导致的电路板和功能性组件的损坏3。因此，自动查线测试系统设计希望能够解决以下几个问题：（1）提高工作效率，降低时间成本。某型军用导航设备，内部有二十余组不同的功能模块和电子板卡互连，设备端口的连接点约有 350 个，采用传统的查线方法，每套设备检查步骤为 61075 步，花费 3-4 天时间，时间成本极高。（2）提高查线准确率，改善检测质量。首先因工作量大，存在人为漏检可能，而且人工查线只检查每个连接点的去向是否正确，忽略每个连接点之间是否存在基于 DSP 与 CPLD 的自动查线测试系统设计高立夫1袁保伦2郭海龙2（1.海装驻湘潭地区军事代表室 湖南省湘潭市 411100）（2.国防科技大学前沿交叉学科学院 湖南省长沙市 410073）摘要：本文对军用电子设备综合查线技术进行了研究，并基于数字信号处理（DSP）和复杂可编程逻辑器件（CPLD）的技术设计了一种针对惯性导航装置的自动查线系统。军用电子设备研制与生产有着严格的标准，且军用电子设备内部结构复杂，对其稳定性与可靠性都有极高的要求，设备出厂前需要进行多轮的质量检查。传统模式下，查线检测耗费大量时间且效率低下，并且存在人为漏查、错查等情况。为保证军用设备的质量和生产效率，设计了一种自动查线测试系统，应用在某军用导航设备的研制生产中，大大提升了测试效率，降低了生产成本，取得了良好的效果。关键词：电子系统；自动查线；CPLD；DSP；测试系统 图 1：硬件系统结构框图电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering123短路情况。（3）实现系统界面化反馈。将测试结果直接反馈给测试员，并且每次都有日志记录，如果设备内部存在接线错误，则错误信息会反馈至显示界面，方便查找出错点。2 自动查线测试系统硬件设计整个查线测试系统主要是由编码器，译码器，LCD显控，上位机，电源，按键开关，显示器，串行通信等多个设备构成。选用 TI 的 DSP 芯片 TMS320F28335作为主处理器，XILINX 公司的 CPLD 芯片 XC2C256-7VQG100I 为逻辑硬件的基础4-5。图 1 所示，为硬件系统结构框图。2.1 DSP控制电路TMS320F28335 是 TI 公司一款 TMS320C28X 系列控制器，内部增加了浮点运算内核，具备 32 位浮点处理能力6。其 CPU 内核接受的时钟最高频率可以达到150MHz，CPU 内核指令周期为 6.67ns。本方案采用 TMS320F28335 为 DSP 微控制器，与CPLD 译码器模组和 CPLD 编码器模组互连，外接上位机串行通信接口，液晶显示接口、按键控制等7。DSP 控制电路端口输出地址编码信息，控制 CPLD译码器模组输出高低电平信号对输出点 0 N 逐个扫描，同时控制 CPLD 编码器模组扫描检测所有输入检测点的电平信号，CPLD 编码器模组负责对信号进行分组编码，编码成若干个 64 位的数据8。然后，DSP 控制电路通过时钟 SCLK 和数据线 SDAT，读取这些 64 位的编码信息，然后通过软件进行处理并判断数据的正确性。DSP 接受上位机的控制和按键输入控制，并将处理信息反馈至上位机界面和液晶显示模块。2.2 上位机通信接口设计上位机通过 RS-422 数字隔离器 ADM2582E 与 DSP实现 RS-422 串行通信，DSP 接受上位机的控制，并将检测处理信息反馈至上位机界面。RS-422 标准是一种常见的总线架构，其通用性及远距离传输能力使其广泛应用与各类通信接口电路。本方案采用 ADI 公司的 iCoupler 磁隔离解决方案，它能够提供多通道数字隔离，并且集成 RS-422 收发器的数字隔离9。隔离型 RS-422 收发器 ADM2582E，以单芯片实现全双工 RS-422 接口隔离通信；采用 3.3V 为单芯片图 2：自动查线测试逻辑原理框图电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering124供电，ADM2582E 内部集成 isoPower 磁隔离电源，无需外部隔离电源为其供电。2.3 CPLD逻辑电路设计CPLD 由多个逻辑方块组成，具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、保密性强，可实现较大规模的逻辑电路设计。本方案采用 XILINX 公司的 XC2C256-7VQG100I 作为逻辑硬件基础，其内部资源满足应用要求10。通 过 Verilog HDL 硬 件 编 程，将 单 个 XC2C256-7VQG100 芯片编程为一个 6_64 位译码器，该 6_64 位译码器可以循环扫描 64 个输出点，并用多个 6_64 位译码器扩展为多输出的逻辑译码器模组11。同样，采用单个 XC2C256-7VQG100 芯片编程为一个 64 位 _2 的编码器，该编码器有 64 位的输入检测口，每个检测口的高、低电平信号，对应编码“1”和“0”；64 位输入口检测的数据可编码成 64bit，编码的 64bit 数据通过数据线 SDAT 来传输，每个 SCLK 时钟的上升沿有效，传输 1bit 的数据。然后，用多个 64 位 _2 的编码器扩展为多输入的逻辑编码器模组，并将逻辑译码器模组和逻辑编码器模组通过 PCB 板上的内部布线连接至 DSP 主处理器，以实现系统线缆连通关系的综合逻辑判断。系统逻辑原理框如图 2 所示。基于 DSP 与 CPLD 的自动查线测试系统核心控制电路组成，如图 3 所示。电路板上设有若干个多芯插座，其中编号 1 12 为多芯插座，这些多芯插座的插针的编号与惯性导航设备上的多芯接插口中插孔的编号相对应且编号相同，并通过电路板上的内部布线分别连接至CPLD 逻辑译码器模组和 CPLD 逻辑编码器模组。在进行查线时，将导航设备所有的多芯接插端口连接至电路板上相对应的多芯插座，然后通过逻辑硬件电路及软件自动分析查线。具体过程如下：（1）当需要对某个多芯接插口的插孔进行查线时，逻辑硬件译码电路将该插孔的信号电平输出为高电平；（2）通过逻辑硬件编码电路读取所有多芯接插口中插孔的电平信号；（3）将获取的电平信号编码后输出给主处理器，由软件判断该插孔导线连接和去向的正确性。3 应用 基于 DSP 与 CPLD 研制的自动查线测试系统已在某型军用导航设备上得到了应用，能够实现自动综合布线测试，检测故障提醒，可查导线的通断、短路、绝缘性能等情况。使用自动查线系统，将导航设备所有端口与自动查线系统相接后，只需要 1 秒就可以完成连接点的去向判断和短路判断，准确率为 100%，原有几天的工作，缩短至短短一秒完成，极大地提高了生产效率和检测质量，同时还完善了每个连接点之间短路检测和绝缘性能测试。为了便于编制和调试程序，整个软件采用 C 语言模块化程序设计，程序包含按键控制模块、串行通信模块、液晶显示模块、自动综合查线模块等。上位机采用LabVIEW 开发用户虚拟界面，采用条件和层叠式顺序结构，通过条件判断和事件触发，界面则将测试结果直观反馈给测试员。如果设备内部存在接线错误，则错误信息将反馈至显示界面，串口接收区中显示记录具体错误信息，方便查找出错点，并且记录每一次测试结果，方便日后核查。例如：“AC-1 is not connected to A4-1”指的是“线号AC-1与A4-1没有相连通”，如图4(a)所示，为错误报警界面。如果设备内部布线正确，测试合格界面，串口数据接收区显示测试合格“test is OK”。界面图如图 4(b)所示。5 结束语随着军用导航项目的全面展开，自动查线测试系统发挥了重要作用。本文基于 DSP 与 CPLD 的自动查线图 3：布线自动测试电路电力与电子技术Power&Electronical Technology电子技术与软件工程Electronic Technology&Software Engineering125测试系统可极大提高检测效率、改善检测的准确性和设备品质，对于多端口且内部布线复杂的电子系统有很好的适用性。鉴于目前设计的自动查线测试系统在某军用导航设备上的良好应用，下一步将继续将其改进优化，以其推广到更广泛的应用场合。重点在以下几个方面进行改进：（1）采用图形可视化的软件界面设计，通过图形化更为直观展示故障点与故障原因；（2）优化软件人机交互功能设计，同时加入自动化的脚本或者工具减少重复操作；（3）优化检测电路的硬件设计，并通过软硬件结合增加自检测功能与自定义检测方式功能。参考文献 1 卜显武,彭惺惺.线缆测试仪拓展应用的研究J.中国新技术新产品,2017(19):76-77.2 阎石.数字电子技术基础（第六版）M.高等教育出版社,2016(04).3 韩艳赞,史增芳.基于 DSP+CPLD 的悬臂式掘进机智能控制系统设计 J.煤矿机械,2020,41(09):20-22.4 商宏钟.TDR 技术及在布线测试中的应用 J.电子质量,2016(01):37-41.5 王玉龙.基于 CH+的多功能线缆自动测试系统的实现 J.电子工艺技术,2011,32(04):217-221.6 苏奎峰,吕强,邓志东,汤霞清.TMS320 x28xxx 原理与开发 M.北京:电子工业出版社,2009.7 白万涛,高国伟.基于 DSP 和 STM32 的航姿参考系统设计 J.传感器世界,2017,23(12):29-34.8 姜宏伟,谢振宇.基于 TMS320F28335DSP 的磁悬浮系统数字控制器研究 J.机械与电子,2010(11):29-32.9 张爱军,程时兵,朱军伟,等.基于 DSP+CPLD 的无刷直流电机三环控制设计 J.电力电子技术,2012,46(11):106-108.10 郑桐,丁茹,李宏伟.CPLD 在线缆快速测试技术中的应用 J.微计算机信息,2007(17):225-226.11 夏宇闻,韩彬.Verilog 数字设计教程(第 4 版)M.北京航空航天大学出版社,2017(07).作者简介高立夫（1989-），男，江西省丰城市人。硕士研究生，工程师。研究方向为电气工程。袁保伦（1979-），男，博士学历，国防科技大学前沿交叉学科学院副教授，从事新型激光器及其应用技术研究。郭海龙（1985-），男，国防科技大学前沿交叉学科学院光电工程系，电子工程师，从事电路软硬件开发及应用。(a)错误报警界面(b)测试合格界面图 4：显示界面