普通高校“十三五”规划教材CPLD FPGA设计与应用基础教程从VerilogHDL到SystemVerilog_（中国）郭利文邓月明.pdf

内容简介本书涵盖了Verilog HDL和System Verilog设计、仿真及验证所需的理论知识点，同时涵盖了时序约束等与CPLD/FPGA设计相关的重要知识点。从Verilog HDL基础语法出发，逐渐过渡到SystemVerilog。本书包含了Verilog HDL和System Verilog基础语法及最新进展，所涉及的实例均在实际中应用过，所涉及的各类CPLD/FPGA平台均为目前全球主流的CPLD/FPGA开发平台。本书既可作为高年级本科生或研究生的CPLD/FPGA教材，又可作为从事CPLD/FPGA项目开发实践的工程技术人员的参考书。图书在版编目(CIP)数据CPLD/FPGA设计与应用基础教程：从Verilog HDL到System Verilog/郭利文，邓月明编著.-北京：北京航空航天大学出版社，2019.4ISBN978-7-5124-2991-8I.C.郭邓.可编程序逻辑器件一系统设计一教材V.TP332.1中国版本图书馆CIP数据核字(2019)第070598号版权所有，侵权必究。CPLD/FPGA设计与应用基础教程从Verilog HDL到System Verilog郭利文邓月明编著责任编辑张军香北京航空航天大学出版社出版发行北京市海淀区学院路37号（邮编100191）http:/发行部电话：(010)82317024传真：(010)82328026读者信箱：emsbook(.cm邮购电话：(010)82316936涿州市新华印刷有限公司印装各地书店经销开本：71010001/16印张：26.25字数：559千字2019年8月第1版2019年8月第1次印刷印数：3000册ISBN978-7-5124-2991-8定价：79.00元若本书有倒页、脱页、缺页等印装质量问题，请与本社发行部联系调换。联系电话：(010)82317024CPLD/FPGA设计与应用基础教程一从Verilog HDL到System VerilogHDL的语法逻辑，其中第2章重点介绍Verilog HDL语言的语法基础及相关应用，包括模块与端口的定义、注释、时延以及三种抽象层级不同的描述：数据流描述、行为级描述和结构化描述等。第3章主要介绍Verilog HDL语法的基本要素，包括标识符、数据类型、数值集合、关键词、参数、表达式及编译程序指令等。第4章主要介绍Verilog HDL语法中的语句块、高级程序设计语句、模块的参数描述、任务及函数等高阶描述。第5章重点介绍Verilog HDL语言中的任务及函数。第三部分包括第6、7、9、l0章和第11章，重点介绍System Verilog的基础语法，以及如何进行设计、仿真、断言及功能覆盖等。其中，第6章重点介绍System Verilog之有别于VerilogHDL语言的各种语法概念。第7章重点讨论如何进行有限状态机的设计，包括有限状态机的基本概念、算法描述、基本语法要素、状态初始化与编码、Full Case与Parallel Case及有限状态机的描述等。第9章主要讲述在基于时钟的硬件设计世界里，如何通过硬件线程以及线程与线程之间的接口进行System Veirilog设计，同时重点介绍System Verilog的新类型interface及新结构体modport。第l0章主要就System Verilog特有的仿真特性进行具体详细的介绍，并重点介绍System Verilog的类、随机化及并行线程的使用。第11章主要讲述System Verilog语言最为重要的两个验证性能：断言与功能覆盖，并分别详细介绍断言和功能覆盖，包括断言的种类、断言的构成、序列与属性的特点等，同时全面讲述功能覆盖的组合、特点以及如何进行覆盖率分析等。第四部分是第8章，主要就同步数字电路时序分析与优化方面进行重点讨论，包括同步数字电路的基本概念、D触发器的工作原理、亚稳态的产生原理，以及同步寄存器、同步数字系统的时序约束、时钟的概念、IO时序分析、时序例外、PLL及如何进行时序优化。与其他教材相比，本书的主要特点体现在如下几方面：内容新颖。本书融会贯通了Verilog HDL和System Verilog基础语法及其最新进展，所涉及的实例及各类CPLD/FPGA平台均为目前全球的主流CPLD/FPGA开发平台。技术实用。全书以夯实基础为出发点，以实例讲解为突破口，加强学习和教学，其中的实例都是从工程实践中提炼出来的。知识点丰富。全书涵盖了Verilog HDL和System Verilog设计、仿真及验证所需的理论知识点，同时涵盖了时序约束等与CPLD/FPGA设计相关的重要知识点。从Verilog HDL基础语法出发，逐渐过渡到System Verilog,这也是本书的重点和特色之一。适应面广。本书所涉及的大部分实例不依赖于具体平台和厂商支持，因此可以直接移植到各家的CPLD/FPGA开发系统中。本书既涵盖了Verilog HDL的基础语法，也重点讲述了System Verilog的设计验证与仿真，对于想要学习硬件可编程逻辑语言的工程师或者学生来说，均可以找到适合各自入门的章节，并迅速提高。因此，本书不仅适合于工程技术人员阅读，也适用于高校师生作为学习CPLD/FPGA