www·ele169·com|37信息工程0引言示波器是一种用途十分广泛的电子测量仪器，多用于观察信号的波形，用户通过波形计算出信号的参数，因此常被用作硬件输出参数的检测以及电路的调试。传统数字示波器具有体积大、成本高等缺点，不适用于户外现场测试，而便携式数字存储示波器具有体积小、成本低、操作简易等优点，解决了传统示波器户外测试不便的问题[1-2]。本文设计了一款基于SOPC的便携式数字存储示波器，将FPGA的逻辑设计、算法设计和嵌入式设计结合在一起,使用Qsys系统集成工具搭建了一个基于NiosII的嵌入式系统，NiosII具有较强的性能及可定制特性[3-4]。SOPC集成了FPGA和嵌入式系统的优势，并兼具硬件编程和软件编程[5]，使整个系统操作更加灵活。另外μCGUI系统的实时性及操作灵活性，极大地提高了系统在复杂工作环境下进行信号检测的效率[6]。1总体方案设计便携式数字存储示波器的设计架构图如图1所示，示波器功能包括信号的采集、测量、存储以及显示。其工作流程大致为：(1)被测信号经前端调理电路处理后通过高速AD9226转化为数字信号后被传输至系统中。(2)数字信号一路通过测量模块计算出信号的频率和峰峰值，同时将定时器定时更新的频率和峰峰值通过接口模块传递给NiosII。另一路将信号抽样后的数据写入双口RAM中进行存储操作。(3)采用μCGUI绘制人机交互界面，并将像素数据写入DDR2中，使用具有突发读写能力的Avalon-MMPipelineBridgeIP核与DDR2控制器进行通信，显示控制模块将读取的数据传输至TFT显示屏显示。相比于传统的数字存储示波器，系统采用软硬件协同合作，通过在FPGA中内嵌NiosIICPU，代替传统FPGA+MCU的模式，将数字电路以及系统控制部分集成在FPGA内部，在降低设计成本的同时减少了FPGA外部的硬件设计流程以及PCB设计面积[7-9]。USBBLASTERAVALON总线定时器NiosIIJTAGUART数据处理模块DDR2控制器TFT控制器AD9226DDR2SDRAMTFT显示模块SOPC系统图1设计架构图2系统硬件设计示波器系统设计分为逻辑硬件设计和NiosII软件设计两部分，逻辑硬件部分实现提供外围接口的控制功能、包括信号时钟模块、信号采集模块、数据存取控制模块、数据测量模块以及人机交互模块，整个系统的控制电路都集成在FPGA芯片中，其内部电路部分采用数字电路实现，在FPGA中采用VerilogHDL硬件描述语言实现各个硬件模块的逻辑电路。NiosII软件设计实现通过程序控制逻辑硬件的功能，根据触摸屏的按键操作实现示波器的信号采集、数据存取以及测量功能。本系统...
